华曦达 硬件 面经

10.16华子线下面试，一上午速通三面入池。一面:技术面，主要考察硬件相关的基础知识，还有项目经历的真实性。1.手画项目的框图，并介绍其功能。2.iic的时序，起始位，数据位，停止位等，我不是特别熟悉，面试官对我的回答不算很满意，说没关系，答成这样也行。3.spi的时序，几种模式，答:时钟极性和片选极性，能组合出四种。接收和发送的具体时序，内容?又答不清楚，说按照数据手册来4.运算放大器的原理，如何组成放大器，跟随器等，只定性未定量。没有传音控股的面试问得深,传音还问了参数，选型，数据手册等。5.三极管共射极放大器，三极管非门，od门，只定性未定量，用这个电路驱动一个LED，要将LED接到哪，亮度大小该调节哪个电阻?6.buck，boost拓扑，原理，二极管的作用，无计算。7.项目里有一个555定时器，画一下原理图并讲讲原理。8.谈谈信号完整性，EMC，电源完整性的认识，回答的还是太表面，没有方法论。9.建立，保持时间的示意图，原理。反问用什么EDA，答:自研，会先进行培训，不用担心。二面:还是技术面，主要是笔试的复盘和八股。1.笔试复盘，对负载50Ω，内阻18Ω的源端串联匹配，选择多少Ω?答33Ω，因为18+33≈50。2.串扰在信号的什么时候发生(电平时还是边沿)?答:边沿，按照麦克斯韦方程组，积分形式或微分形式，变化才能激发磁场\电场。3.建立时间和保持时间的概念、时序图，如果不满足会怎么样4.用一个D触发器搭建一个二分频电路。在这个题目上翻车了，我画完之后给面试官解释是对CK信号的二分频，并把输出Q取反接在D输入上，面试官说不对，我就开始改电路，但是最终答案应该是将触发器的输出Q`直接接在输入D上，说明我对答案不够自信，掌握的不好。反问还有什么要加强的，说做的东西深度不够，还要更深入的学习，到这里就感觉不对了，二面完全没问项目，面试要凉。还是收到了通过的短信，但是排序应该不乐观了。三面:主管面，没什么好说的，正常聊天，感觉聊得还挺好的，面试官挺喜欢我，可惜前两面表现太差了，最后走出去老远又喊我一天后官网看结果。两面都问了建立保持时间，这个概念还是比较重要的。也是验证了114525定律，当晚23:45收到了邮件，25小时后官网查询通过。整体体验还不错，没有遇到压力面，做错的面试官也会提醒我纠正，大概率泡不出来了。