联想逻辑设计

周二二面，面完一直没消息，流程应该是2技术+1hr，想问问有牛友推进到HR面了吗？

非常直接，有且仅有两个手撕限制记事本+c语言1.给出参数定义，排序二维数组2.实现函数，包装多个数据到u32中第一题主要注意操作二维数组，取地址操作需要注意。使用简单的冒泡实现，我默认数组行优先排列进行处理（按照一维数组逻辑处理）。面试官提了如果使用一维数组怎么处理，有没有见过列优先数组。第二题面试官希望使用位域实现，我第一个实现使用完全位运算实现，面试官询问有是否有其它实现，再给出基于位域的结构体和函数实现

没想到啊没想到，居然给我发二面了，主包立刻就是一个狠狠恶补dft。关于dft：我简要介绍我最近两天学习的东西。提问：1149和1687本质都是配置寄存器有什么不同？介绍数字芯片设计全流程为什么DC可以出timing报告，可以修一些违例，不能修的也报告出来了，还要做sta呢，为什么做了sta还要sdf呢。功耗有哪几种，亚稳态是什么，跨时钟域怎么做。Linux命令行，tcl脚本语言然后聊了会国产替代什么的真的真的很想去ptg了，求求求求一个oc

base 上海 9.19 40min 全程结合部门业务（服务器）问项目经历的延伸问题。一开始还没自我介绍对面就开了个小玩笑，整场氛围非常不错，双方交流感很强。面试官会很详细并清晰地描述了问题背景，但我的回忆＋文字版可能不大清晰😂。以下问题依旧与个人项目经历强相关，问题本身参考意义不大，但面试官提问的逻辑大家可以参考下：1. 确认base地个人倾向2. 从驱动角度来看（看我近期做总线驱动居多），比如iic设备出现各种通信问题，如何快速定位是哪个层面的问题（我回答的基本是我当时开发过程中debug的整体思路＋例子）3. 以上提到的更像是开发过程中遇到这些问题，如果是开发之后验证过了也交付了，但客户那边就是出现了问题，返回了一个与这个模块有关的奇怪bug，这个bug可能是单次偶发的，如果你作为这个模块的owner，如何定位问题点（先按临场想到的点小说了一下，后感觉没说到点，就请面试官再进一步描述一下）4. 比如说，有没有什么办法去做一些保护现场的动作，你能不能现发挥想到什么具体办法，比如说可以做一些类似快照的方案也好，或者对这种错误上传的机制（刚好在第一段实习中有维护过一个专门做产线中机器日志上传的服务器，延展说了下自己的想法）5. 当用户态已经感知到内核模块异常，现在想让内核把异常时刻的整个上下文状态做大部分的保存，从以上用户态到内核态的通知你有什么方案6. iic是否支持多主多从，多主时，如何确保通信稳定正确（iic的仲裁机制）7. 当iic总线上出现两个地址重复的从设备会是什么场景会出问题吗8. 开问另一段实习：CI/CD架构相关内容并根据回答追问（具体问题不大记得了）开问一段竞赛经历：9. 用qemu做了什么10. 你认为qemu在嵌入式工程师工作中真正的帮助之处在？11. 在定制化qemu方面，比如说用qemu模拟具体硬件环境后，在一个bus上增加一个设备，仅在模拟环境中验证对应模块能否正常run起来，这个是可以实现的吗？12. 在系统启动时，是在哪个阶段加载dts，对dtb了解吗13. 反问：根据一面反问的介绍，进一步问部门技术点问后续流程：按基本规划，二面就是终面，但等十月都面完后如果hc不够用的话也有可能会有三面