腾讯IC验证校招面经

整体面试还是不错的，但是没后续了，不知道是哪里出了问题1.实习拷打2.项目中的axi接口在哪里用，谁是master？3.项目中axi相关的细节，axi有几个chnl，awid的作用？4.p sequencer和msequencer的区别是什么？5.如何实现一个10bit的reg只有一个零其他全为1的约束？6.编程基础7.fork join三种区别是什么？8.怎么实现fork jounone变成fork join？

攒攒人品！有面试过同岗的朋友欢迎评论区交流1.项目拷打2. 你有做过 System Verilog、Verilog 相关的动手编程练习吗？3. 动态数组和哈希数组是什么差异？4. 什么时候用哈希搜索，什么时候用动态搜索？5. virtual interface 和普通的 interface 有什么差异？没有 virtual interface 是否无法实现相关功能？6. System Verilog 中 旗语 是什么意思？一般用在什么场景？7. UVM 中 virtual sequence 和普通的 sequence 有什么差异？为什么叫 virtual sequence？8. UVM 的启动接口是什么？在 TB 中调用 run_test 后，如何触发整个 UVM 平台执行？9. run_test 在哪个 phase 里面开始执行？UVM 的 phase 分为哪些子 phase，又可分为哪几组？10. EDA 工具 VCS 是通过什么途径获取的？有使用它跑过仿真、查看过波形吗？11. AXI 协议中，如何保障多主机访问之间的 order（顺序）？12. AXI 协议中，乱序接收的适用场景和不适用场景分别是什么？13. AXI 协议中关于 order（顺序）是怎么规定的？

1.错误信号是如何进行验证的2.32bit地址对齐为什么要低两位为03.状态机用到了哪些4.介绍一下SPI的双通道和四通道5.讲一下项目的结构6.句柄跟指针有什么区别7.讲一下phase机制，build_pahse为什么要自顶向下，connect_pashe为什么自底向上8.sequence、 virtual sequence、 seguencer、virtualsequencer有什么区别与联系9.场景题:怎么在100份简历中最快找到没有问题的那一份

发面经攒攒人品一、AXI总线1.为什么写有三个通道、读有两个通道？2.什么是outstanding？怎么验证？3.什么时候会出现反压（backpressure）？4.上游64B、下游32B，如何验证传输正确？5.补充子问题：burst length = 5，第一笔不对齐，下游要传几笔？6.对端没有初始化会出现什么问题？7.如何识别乱序传输（out-of-order）？8.介绍wstrb信号的作用。二、PCIe1.PCIe有几层协议？2.补充答案提示：事务层/链路层/物理层。3.每一层分别如何验证？4.事务层：四种请求类型，non-post与post的区别？5.链路层：重传机制介绍。6.物理层：包括PCS、PMA、SerDes。7.Gen4的编码方式：128b/130b。8.链路训练的各个状态（LTSSM）。三、RISC处理器验证1.指令正确性如何验证？2.C-model如何建模？3.如何评估处理器性能？四、手撕SystemVerilog要求：每个元素在100-1000之间100-500的权重高于501-1000覆盖array[0]里200、300、500、800这几个值五、UVM机制1.Sequence - Monitor传参方式2.通过transaction（seq_item）3.通过UVM config_db4.通过TLM通信机制5.Factory机制6.支持组件或对象的动态替换与创建（uvm_object_utils / uvm_component_utils）。