03-22 22:18 江苏省丁沟中学 电子信息类
关注
2024.3 *坦科技FPGA
#通信硬件人笔面经互助# 
面试项目做完就挂掉了，面试管的评价：
（1）代码风格不好，主要体现在缩进不对，评价为：没有经过严格的rtl代码训练。
（2）代码实现方法不好，硬件代码强调面积（与软件代码强调时间空间复杂度不同） 。在做项目时候使用case会增大芯片面积。
（3）细节很差，比如：在时序逻辑中使用了阻塞赋值，这是不对的。细节决定成败，代码功能可以不优秀，但是细节应该多多检查。细节决定了人的第一印象
改进：
（1）学习优秀代码，主要学习代码风格，以及硬件协议实现方法和思路。
（2）多看verilog进阶书籍，打好基础
（3）一定要注意细节，比如缩进，阻塞赋值等等，这些都会对个人的第一印象产生巨大的影响。
面试项目做完就挂掉了，面试管的评价：（1）代码风格不好，主要体现在缩进不对，评价为：没有经过严格的rtl代码训练。
（2）代码实现方法不好，硬件代码强调面积（与软件代码强调时间空间复杂度不同） 。在做项目时候使用case会增大芯片面积。
（3）细节很差，比如：在时序逻辑中使用了阻塞赋值，这是不对的。细节决定成败，代码功能可以不优秀，但是细节应该多多检查。细节决定了人的第一印象
改进：
（1）学习优秀代码，主要学习代码风格，以及硬件协议
实现方法和思路。（2）多看verilog进阶书籍，打好基础
（3）一定要注意细节，比如缩进，阻塞赋值等等，这些都会对个人的第一印象产生巨大的影响。
全部评论
astridw
Nanyang Technological University 电子信息类
请问有推荐的资料吗？我也想多精进一下这方面的细节
分享
相关推荐
投递TCL等公司10个岗位 >03-28 00:31
门头沟学院 电子信息类 点赞 评论 收藏
转发
上海海思技术有限公司三面3人在聊 点赞 评论 收藏
转发
点赞 评论 收藏
转发