联想面经—数字IC/FPGA

面试官是一个戴眼镜的女面试官，还是比较有亲和力的，部门是做BIOS（UEFI）的。1. 自我介绍。2. C语言中const，volatile，static的作用，注意是C语言，不要说C++的。3. 以下程序while循环了几次？int main(void){int i = 1;while(i < 10){if(i < 3) continue;if(i == 5) break;i++;}}应该是循环了无数次，因为i永远为1，一直小于3并continue。4. 用最优的方式对一个无序数组中的元素去重，限定C语言！！！打开电脑用记事本写，不允许用任何IDE。前俩回答的很好，最后手撕不让用STL，C语言写了一半发现逻辑有问题，心态崩了缴械投降。14:30开始，15:00投降，15:30感谢信。以上是完整面经，祝福有缘人。

8.2     投递8.27   笔试8.30   一面1.详细说明一下从拿到项目指标开始是怎么做的(后面的问题全是从我说的开始引申的2.你的系统是采集还是控制的问题，和别人的差距在哪里，如何改变的3.为什么 ASIC 会比分离元件好4.为什么用 FPGA 不用 MCU，FPGA功耗不是很大嘛，延时越小越好嘛5.你怎么确定 FPGA 内存越大，产热越大，温度大影响性能的6.为什么不用温度传感器实时检测系统温度7.FPGA 内存用了多少8.FPGA 选型

主播确实一点没准备。随便投着玩的，等于裸考了，水平和大一没什么区别。1. 介绍项目2. transformer介绍一下 QKV的作用3. python的库 简单说几个4. python 列表和字典5. 数据的大小 平常怎么洗数据的6. few-shot怎么做的（项目相关）7. 平常怎么做Prompt  Engineering的8. 怎么训模型的 用的什么卡 多少时间9. API调用（pytorch, tensorflow）10. 为啥用Qwen3 (因为这个API免费)

聊项目主包全是FPGA项目，面试官突然不知道问啥了。先问了会毕设题目之类的。然后开始上八股流水线设计经典跨时钟处理，异步FIFO设计异步FIFO需要哪些约束功耗组成，优化方法然后开始上强度反相器的内部组成pmos,nmos位置能不能反过来那有没有同相器呢？为什么呢？buffer一般的作用，buffer的组成多电压域时，需要再电压域之间插入什么cell为什么要插，不插会怎么还有几个类似的问题，猪脑过载，不记得了拷打时序约束，搭配实际场景来问复位的约束有哪些异步复位有什么问题，怎么解决反问 。主包被自己菜到了，尤其是同相器，多电压域那块只会答一个电平转换器，感觉面试官一直在教我。凉凉，感谢面试官不...