一道面试题,求大佬指教一二

现代操作系统都有多个 CPU,那么当 CPU1 已经把变量 a=1 从内存读出并修改为(或正在修改)2,而 CPU2 想要把变量 a 修改为 3,请问 CPU2 如何感知已经有其他 CPU 正在对变量 a 进行操作?

面试官要求回答地底层一些,还说操作系统有一套完整的系统解决这个问题,请各位大佬指教一下,这题应该怎么回答,涉及到哪些知识点?

#互联网求职##面试题目#
全部评论
MESI缓存一致性协议
2 回复
分享
发布于 2021-07-04 12:22
貌似是CPU缓存一致性的部分的内容,MESI协议,M是Modified、E是Exclusive、S是Shared、I是Invalid。是一个基于总线嗅探机制实现了事务串行化的协议,它用状态机机制降低了总线带宽的压力,做到了CPU缓存一致性。其中还会涉及到一些伪共享的问题。😐
1 回复
分享
发布于 2021-07-04 18:30
联易融
校招火热招聘中
官网直投
volatile?锁缓存?应该是操作系统同一时刻只允许一个CPU对某个volatile变量进行写吧,然后写的时候会锁住缓存,好像是和缓存一执行协议MESI啥的有关系,具体有点记不太清楚了,应该是这块的内容。
点赞 回复
分享
发布于 2021-07-04 14:26
这个可以归类为ABA问题,一般可以使用CAS进行处理,也可以使用Atmic类进行处理。
点赞 回复
分享
发布于 2021-07-04 14:56
锁缓存 加上 缓存一致性保证正确性 也可以只锁总线 但是开销太大 现在的cpu都不这么干了 我不太知道和os有啥关系..
点赞 回复
分享
发布于 2021-07-04 17:13
如果用了 volatile,应该是 MESI 协议的事,处理数据后就在每个核 MMU 的 L1/L2 里面,写入之后数据会到内存中,那么考虑到现在用的越来越多的 NUMA 技术,就需要考虑 NUMA Node 之间的数据共享问题。(阿里云上的服务器应该都是 NUMA 架构的) 老的 SMP 架构下使用 UMA 架构,内存数据通过总线来进入 CPU ,这就会导致大量数据处理的时候出现延迟瓶颈,现代的多核 CPU 按照其核心位置将内存划分为多个不同的区域,划分到每个物理核直接连接以降低读写开销,物理核之间以 Intel QPI 进行连接并共享数据,这种情况下基于老的 UMA 架构的 MESI 协议已经不适用了,据说 Intel 搞了一个 MESIF 来解决这个问题,具体的牙膏厂也没有披露出来==。 就只能回答这么多了,NUMA 应该也算 OS 的一部分,毕竟都可以直接看得到。
点赞 回复
分享
发布于 2021-07-05 10:34

相关推荐

2 5 评论
分享
牛客网
牛客企业服务