海康威视FPGA开发岗面经

👥面试题目首先是项目里面承担职责的逐项提问：项目是一个fpga加速的之后有问到时钟约束方面有没有什么经验和心得以及如何在保证速度的情况下减少资源占用感觉人家问的也不细，问了没多久就说就到这吧，之后是反问环节，我问了实习卡转正的情况，说是大家都优秀就都不卡，不会存在硬性比例，以及个人发展的一些问题估计不给过吧，tp提前批大佬太多了

5.25上午九点半面试（要哥们的命，哥们美国阴间作息），岗位：硬件技术工程师里面的高频细分方向。流程：首先自我介绍（感觉自己语速有点快，后续面试考虑把语速降下来）主管面相对于技术面更像聊天，但问的问题太考察软能力，个人不是很擅长回答这些问题。1、研究生研究方向是什么，目前进展怎样，第一个创新点是如何找到的，实现了怎样的意义和价值。（很想回答哥们的研究毫无任何价值，但是面试不能说这种话，所以想尽脑汁编）2、挑了个比赛讲，说说比赛里面最难的点是什么，怎么克服的困难。（已经完成的事情在个人心里已经不算困难了，所以这类问题也不太会答，很想答没什么困难，就那样，但还是那句话面...

投了华子ICT的逻辑岗3.15 投递4.24 笔试笔试就基础数电、少量射频题以及一些硬件八股，例如格雷码、地址线的计算、功耗、验证方法等。5.17 一面（技术面）面试官是个做了十多年FPGA的大佬，整个过程很轻松，面试官人很好。先是简单自我介绍，然后介绍项目，针对项目的内容面试官问了一些问题，例如用的哪个型号的FPGA，资源有多少，有没有做时序约束，做了哪些约束。整体不算问的很深入，基本几句话就能回答。然后再问一些逻辑的八股，例如跨时钟域单bit传输应该怎么做，回答要分时钟域是由慢到快还是由快到慢两种情况，分别为简单的异步锁存同步释放以及延长异步信号并带反馈的打拍。再问RAM有哪些，先是答SDRAM，然后面试官强调是FPGA内的RAM，看我有点懵，引导我说例如单口RAM之类的，然后我想起回答伪双口RAM，真双口RAM。还有一些基本的东西吧，例如NCO的实现原理等等。最后是手撕一道verilog，做一个简单的序列滤波。当时没怎么思考直接用状态机解的。面试官说思维很清晰，但是实际开发中其实不能有太多状态机，这个滤波简单的用always并行完成就行。总的来说一面问的还是比较容易的，不过总耗时一小时二十分钟，可能是我敲代码太慢了。5.17 二面（主管面）当时上午面完一面，下午就接到二面通知。面试官是做FPGA原型验证的，主要还是问项目内容（扒拉了半天项目的物理原理，似乎没太把面试官讲明白），之后经典问题做项目遇到的困难，怎么解决的？你对自己的评价是什么？大概二十分钟的样子面完了。5.20 泡池子6.12 offer到手

电阻、电容、电感封装的含义电阻/电容/电感选型需要注意哪些参与二极管MOS管压敏电阻的工作原理 TVS瞬态电压抑制二极管的工作原理滤波磁珠和滤波电感的区别