利用逻辑实现D触发器
module DFF_gate( input CLK, input D, output Q ); wire w1,w2,w3,w4; wire Q_; assign w1=w4^w2; assign w2=w1^CLK; assign w3=w2&CLK&w4; assign w4=w3^D; assign Q=w2^Q_; assign Q_=Q^w3; endmodule
喜欢本文的同学欢迎收藏点赞多多留言，本文原发于【FPGA hdl】
2022-05-27 19:04 已编辑 重庆邮电大学 集成电路IC设计
关注
全部评论
相关推荐
OPPO公司福利 1180人发布 02-08 11:17
门头沟学院 Java 点赞 评论 收藏
分享
点赞 评论 收藏
分享
查看18道真题和解析