Linux内核

Cache: 存储经常访问的instruction和dataTLB: 存储经常访问的MMU的地址转换（VA->PA）1.Cache1.1 架构每个CPU都有L1 Data Cache 和 L1 Instruction Cache每数个CPU会组成一个cluster, cluster拥有一个L2 Cache， 数个CPU共用一个L2 Cache数个cluster使用一个L3 Cache接下来就是和总线连接，总线和DDR，SSD，device等进行连接1.2原理经典VIPT缓存体系架构TLB和Cache关系：Cache依赖于TLB提供的物理地址来访问数据。如果TLB未命中，Cache也无法正...

0.同构和异构硬件角度：所有CPU或者核心的架构都一样，同构。比如IMX6D，有两个架构相同的ARM Cortex-A9内核，即为同构。所有CPU或者核心的架构有不一样的，异构。比如STM32MP157, 两个cortex-A7，一个cortex-M4，TI的TMS32DM8127, 一个DSP C674x核，一个ARM cortex-A8核。左图同构，右图异构。软件角度:SMP对称多处理：同一个操作系统，每个CPU平等的访问内存资源，负载均衡。AMP非对称多处理：例如STM32MP157，每个核心有自己的操作系统，或者用裸机，这种结构一定有主核心，比如cortex-A7，运行Linux，M4...

 1.remoteproc 与 PIL 的关系Linux 内核的 remoteproc 框架用于管理远程处理器，而 PIL 是其底层加载逻辑的具体实现之一。remoteproc 的作用：提供统一的 API 管理远程处理器的生命周期（加载、启动、停止、监控）。通过 sysfs 或 debugfs 向用户空间暴露控制接口。PIL 的作用：实际处理固件加载的细节（如解析二进制、配置内存映射）。可能是内核模块的一部分，或由厂商提供的闭源二进制工具实现2.问题以kernel 6.6 sm8150举例error -22 initializing firmware qcom/sm8150/cdsp.mb...