Source clock latency 属于FPGA IO接口约束
乘法器在FPGA上必须使用DSP资源
基于SRAM的FPGA器件,每次上电之后必须重新进行配置
对FPGA的内嵌逻辑分析仪设置同样的采样深度,如果想一次观测更长时间的信号波形,可以将采样时钟换成更高须率的时钟
乘法器在FPGA上一般可使用FPG***上DSP乘法单元或通过组合逻辑实现,前者消耗DSP资源,后者消耗LUT资源
这道题你会答吗?花几分钟告诉大家答案吧!
扫描二维码,关注牛客网
下载牛客APP,随时随地刷题