首页
题库
面试
求职
学习
竞赛
More+
所有博客
搜索面经/职位/试题/公司
搜索
我要招人
去企业版
登录 / 注册
首页
>
试题广场
>
一个名为 `child` 的模块定义如下:`paramete
[单选题]
一个名为 `child` 的模块定义如下:`parameter WIDTH = 8;` 和 `localparam INTERNAL_WIDTH = WIDTH * 2;`。如果在父模块中像这样实例化该模块:`child #(.WIDTH(16)) u_child (...);`,那么在 `u_child` 实例内部,`INTERNAL_WIDTH` 的最终值是多少?
8
16
32
将导致编译错误
查看答案及解析
添加笔记
求解答(0)
邀请回答
收藏(4)
分享
纠错
0个回答
添加回答
这道题你会答吗?花几分钟告诉大家答案吧!
提交观点
问题信息
Verilog
难度:
0条回答
4收藏
12浏览
热门推荐
相关试题
在verilog设计时,我们应当避...
Verilog
评论
(29)
下面哪个选项中,不会综合出latch?
Verilog
评论
(1)
一般情况下,MELF型片式陶瓷电容...
元器件
评论
(1)
下列关于转置卷积的说法,正确的有( )
深度学习
评论
(1)
语言模型是自然语言处理中一个重要的...
机器学习
评论
(1)
扫描二维码,关注牛客网
意见反馈
下载牛客APP,随时随地刷题