首页
题库
面试
求职
学习
竞赛
More+
所有博客
搜索面经/职位/试题/公司
搜索
我要招人
去企业版
登录 / 注册
首页
>
试题广场
>
Verilog 中 10%(-3) 的结果是多少?
[单选题]
Verilog 中 10%(-3) 的结果是多少?
3
-3
1
-1
查看正确选项
添加笔记
求解答(8)
邀请回答
收藏(129)
分享
纠错
1个回答
添加回答
10
-latch
结果以被除数符号为准
发表于 2022-03-08 10:36:05
回复(0)
这道题你会答吗?花几分钟告诉大家答案吧!
提交观点
问题信息
FPGA/CPLD
难度:
1条回答
129收藏
473浏览
热门推荐
相关试题
Quartus II 是...
FPGA/CPLD
评论
(7)
片上系统(SoC)也称为系统级芯片...
FPGA/CPLD
评论
(9)
成为IEEE标准的HDL有( &n...
FPGA/CPLD
评论
(2)
下列哪些是移动网常采用的抗干扰技术?()
移动通信原理(2G、3G)
移动通信
评论
(1)
Adam优化器,BN的作用,为什么...
评论
(1)
扫描二维码,关注牛客网
意见反馈
下载牛客APP,随时随地刷题