首页 > 试题广场 >

以下Verilog代码描述了两个同步于clk的always块

[单选题]

以下Verilog代码描述了两个同步于clk的always块，初始时a=0、b=0。当clk上升沿到来时，关于a和b的变化规律，下列说法正确的是？

always @(posedge clk) begin
  a <= ~a; // 非阻塞赋值
end
always @(posedge clk) begin
  b = a;   // 阻塞赋值
end

a和b同时更新，最终b等于a的新值

第二个always块先执行，b取a的旧值后第一个块才更新a

两个块并行执行，b取a的旧值，a独立更新为新值

综合后b等于a的新值，仿真时等于旧值

查看答案及解析

这道题你会答吗？花几分钟告诉大家答案吧！

提交观点

问题信息

Verilog

难度：

0条回答 10收藏 16浏览

扫一扫，把题目装进口袋