设DLX浮点流水线中执行的延迟如下：加法需2个时钟周期；乘法

设DLX浮点流水线中执行的延迟如下：加法需2个时钟周期；乘法需10个时钟周期；除法需40个时钟周期。采用记分牌算法，考察当代码执行到SUB D 指令准备写结果时，给出指令状态表、保留站状态表、结果寄存器状态表的内容。

LD     F6 , 34(R2)

LD     F2 , 45(R3)

MULTD   F0 , F2 , F4

SUBD   F8 , F2 , F6

DIVD   F10 , F0 , F6

ADDD   F6 , F8 , F2