首页 > 试题广场 >

在PCB设计中,以下关于减少串扰的方法,错误的是

[单选题]
PCB设计中,以下关于减少串扰的方法,错误的是
  • 尽量增大走线之间的距离

  • 在确保信号时序的情况下,尽可能地选择上升沿和下降沿速度更快的器件

  • 在设计走线时,应该尽量使导体靠近地平面或电源平面

  • 在布线空间允许的条件下,在串扰较严重的两条信号线之间插入一条地线
D不严谨,包地线不打孔,反而可能加重干扰
发表于 2025-03-01 20:47:01 回复(0)