首页
题库
面试
求职
学习
竞赛
More+
所有博客
搜索面经/职位/试题/公司
搜索
我要招人
去企业版
登录 / 注册
首页
>
试题广场
>
跨时钟域处理时对单bit信号有什么要求
[问答题]
跨时钟域处理时对单bit信号有什么要求
查看答案及解析
添加笔记
求解答(0)
邀请回答
收藏(19)
分享
纠错
4个回答
添加回答
7
牛客294647570号
3.快时钟域到慢时钟域同步时,可能会由于脉冲过窄,导致慢时钟域没办法正确采样,导致信号丢失。因此在做慢时钟域到快时钟域的同步时,需要保证信号宽度是慢时钟域周期的1.5倍,或者在同步前做脉冲展宽。 是快到慢的时候 快时钟的单比特信号需要扩展到足够宽 让慢时钟域的采样吧
发表于 2022-05-17 21:18:08
回复(0)
0
饥饿的杰克在迎接offer
对于慢到快的时钟域: 信号的持续时间至少是1.5倍的快时钟域时钟周期 对于快到快: 如果使用握手的方式进行处理,则要求信号的变化不能太过频繁,两次变化之间最好间隔足够的时钟周期 1、源时钟域与目的时钟域之间不能有组合逻辑。组合逻辑各个路径信号之间有延迟,导致运算后可能出现毛刺,若时钟上升沿刚好在毛刺时刻采样,则会造成采样错误。 2、数据使能信号在跨时钟域之前,也需要进行同步处理
编辑于 2024-04-23 21:37:36
回复(0)
0
幸福的鸽子在敲键盘
1.源时钟域与目的时钟域之间不能有组合逻辑,组合逻辑各个路径的信号之间有延迟,导致运算后可能会出现毛刺。若时钟上升沿刚好在毛刺时刻采样,造成采样错误。 2.数据使能信号在跨时钟域前,也需要进行同步处理。 3.快时钟域到慢时钟域同步时,可能会由于脉冲过窄,导致慢时钟域没办法正确采样,导致信号丢失。因此在做慢时钟域到快时钟域的同步时,需要保证信号宽度是慢时钟域周期的1.5倍,或者在同步前做脉冲展宽。
发表于 2023-05-09 22:53:10
回复(0)
0
牛客417431242号
慢时钟域同步到快时钟域时需要保持数据宽度能够被三个快时钟域的时钟沿识别到。快时钟域同步到慢时钟域时需要对信号进行脉宽展宽
发表于 2023-03-01 20:54:50
回复(0)
这道题你会答吗?花几分钟告诉大家答案吧!
提交观点
问题信息
FPGA
上传者:
real19931
难度:
4条回答
19收藏
482浏览
热门推荐
相关试题
latch和dff的区别是什么?
FPGA
评论
(5)
FPGA的资源有哪些
FPGA
评论
(8)
在FPGA中,BRAM和DRAM有...
FPGA
评论
(8)
分页系统的逻辑地址结构是一维的,分...
操作系统
评论
(1)
关于分段系统与分页系统的区别,描述...
操作系统
评论
(1)
扫描二维码,关注牛客网
意见反馈
下载牛客APP,随时随地刷题