首页 > 试题广场 >

某 CPU 地址总线 16 位

[问答题]

某 CPU 地址总线 16 位，数据总线 8 位， CPU 的控制信号线有： MREQ# （存储器访问请求，低电平有效）， R/W# （读写控制，低电平为写信号，高电平为读信号）。若用若干个 8K × 4 位的 SRAM 芯片形成 32K × 8 位的 RAM 存储区域，起始地址为 2000H ，假设 SRAM 芯片有 CS# （片选，低电平有效）和 WE# （写使能，低电平有效）信号控制端；试写出 RAM 的地址范围，并画出 SRAM 与 CPU 的连接图（请标明 SRAM 芯片个数、译码器的输入输出线、地址线、数据线、控制线及其连接）。