我要招人

去企业版

首页 > 试题广场 >

4bit超前进位加法器电路

[编程题]4bit超前进位加法器电路

热度指数：46543 时间限制：C/C++ 5秒，其他语言10秒空间限制：C/C++ 256M，其他语言512M
算法知识视频讲解

4bit超前进位加法器的逻辑表达式如下：

中间变量 $G_i=A_i B_i，<br />P_i=A_i⊕B_i$

和： $S_i=P_i⊕C_{i-1}$ ，进位： $C_i=G_i+P_i C_{i-1}$

请用Verilog语言采用门级描述方式，实现此4bit超前进位加法器，接口电路如下：

输入描述:

输入信号：
A_in[3:0],
B_in[3:0]
C_1
类型：wire

输出描述:

输出信号：
S[3:0]
CO
类型：wire

算法知识视频讲解

Leonico

发表于 2022-03-28 20:30:30

简析如果只是简单地将逻辑表达式转化为verilog语言，这道题算不上较难题。难点应该是借着这道题理解超前进位加法器。下面梳理一些常见的加法器。半加器半加器是最简单的加法器。它不考虑进位输入。其中A和B是两个加数，S是和，C_o是进位输出。 assign S = A ^ B; assig 展开全文

反转华黑子

发表于 2022-03-26 16:48:32

没懂楼上大佬怎么都那么复杂，我就和上一题一样做的，三个assign搞定了 `timescale 1ns/1ns module lca_4( input [3:0] A_in , input [3:0] B_in , input 展开全文

牛客阿芙

发表于 2022-03-03 20:05:14

题意整理本题要求根据加法器的逻辑表达式实现该电路，采用门级描述方式。注意，题目中给出的是总体的逻辑表达式，还需要求出各个位的G P Ci。题解主体根据题目所给的Ci 逻辑表达式，求出C0 、C1 、C2 展开全文

饿了想吃饭了

发表于 2022-03-06 21:48:54

使用动态生成语句：generate—for，实现重复例化； `timescale 1ns/1ns module lca_4( input [3:0] A_in , input [3:0] B_in , input C_1 展开全文

牛客587275836号

发表于 2022-07-15 18:21:09

`timescale 1ns/1ns module lca_4( input [3:0] A_in , input [3 展开全文

jerrylioon

发表于 2022-03-10 20:13:25

`timescale 1ns/1ns module lca_4( input [3:0] A_in , input & 展开全文

H在秋招

发表于 2023-05-30 18:13:11

`timescale 1ns/1ns module lca_4( input [3:0] A_in , input [3:0] B_in , input C_1 , output wire CO , 展开全文

小小凡是一艘船

发表于 2022-06-09 12:09:36

`timescale 1ns/1ns module lca_4( input [3:0] A_in , input [3:0] B_in , input C_1 , output wire CO , output w 展开全文

西伯利亚的颜色小王子

发表于 2023-05-02 14:14:04

`timescale 1ns/1ns module lca_4( input [3:0] A_in , input [3:0] B_in , input C_1 , output wire CO , 展开全文

牛逼的小豆包

发表于 2022-06-02 00:15:42

`timescale 1ns/1ns module lca_4( input [3:0] A_in&nb 展开全文

问题信息

难度：

56条回答 365收藏 2350浏览

通过挑战的用户

查看代码

牛客59069...

2022-09-17 16:11:07
牛客96952...

2022-09-16 11:17:40
求实习的四郎很高大

2022-09-16 10:44:42
胡鸽咯咯咯

2022-09-15 22:07:12
牛客20854...

2022-09-15 20:41:16

4bit超前进位加法器电路

输入描述:

输出描述:

问题信息

热门推荐

通过挑战的用户

相关试题