以下哪些设计会导致STA分析困难

[不定项选择题]

以下哪些设计会导致STA分析困难

查看正确选项

牛客410196300号

STA（静态时序分析）的基本公式为：如右图所示，

其中Tperiod为时钟周期，Tcko为D触发器开始采样瞬间到D触发器采样的数据开始输出时间，Tlogic为中间的组合逻辑的延迟，Tent的为走线的延时，Tsetup为D触发器的建立时间，Tclk_skew为时钟偏移，偏移的原因为始终到达前后两个D触发器的路线不是一样长。所以时钟无法作为数据。

发表于 2020-09-09 22:28:17 回复(0)

孑立_

时序分析终点（latch edge）：数据锁存的时钟边沿，也是静态时序分析的终点。这使得静态时序分析变得复杂

发表于 2021-03-11 21:06:55 回复(0)

提交观点

问题信息

C++工程师硬件工程师智能电网 2019 寒武纪 Java工程师 fpga工程师

来自：寒武纪2019秋招数字...

上传者：小小

难度：

2条回答 126收藏 4868浏览

扫一扫，把题目装进口袋