今天上午一面，回答的很糟糕啊。把被问的问题分享一下，希望对有缘人有益处。1.自我介绍2.介绍1-2个和FPGA相关的经历、项目3.DDR的数据交互，问的很细，问我握手部分的代码怎么写4.FIFO的深度计算，条件是连续写入，且两端时钟频率一致，写端：50个时钟，写入40个数据，读端：100个是时钟，读80个数据。，问题是第三次 “50个时钟”，会不会影响FIFO的深度计算？ 我当时的答案是，不需要考虑，我假设前面两次的50个时钟是背对背传输，那么100个时钟内传了80个数据，后面读端100个时钟肯定能读80个数据，那第三次“50个写时钟”就是一次新的传输，便不需要考虑它对深度的影响。 后来想了想，并不知道，背对背会发生在那两次的“50个写时钟”之间，所以应该是有影响的。 不过我到现在，也不是很懂这个问题，若有大佬看到可以指点一下便万分感谢！！！5.千兆网的细节，怎么解析数据的，一帧多少字节，由哪些部分组成，UDP头部字节多少，如果，你发送12字节的数据，那你的UDP数据包有多少字节，MAC帧又有多少字节？