具体职责包括但不限于： 1.芯片驱动，Linux内核驱动，实时操作系统 2.AI算法的硬件部署和优化（包括量化，剪枝，稀疏化等优化手段），效果测试 3.芯片功能/性能仿真器，模拟器、调试器、IDE开发和性能优化 4.应用解决方案开发，调试，问题定位

如果你对基础技术感兴趣，热衷于高性能分布式技术，如果你喜欢研究搜索技术，对电子商务产品技术感兴趣，如果你热衷于客户端开发……那就加入我们吧！ 具体职责包括但不限于： 1、参与基础软件的设计、开发和维护，如分布式文件系统、缓存系统、Key/Value存储系统、数据库、Linux操作系统等； 2、参与世界级规模的分布式服务端程序的系统设计，为阿里巴巴的产品提供强有力的后台支持，在海量的网络访问和数据处理中，设计并设施最强大的解决方案； 3、参与搜索引擎各个功能模块的设计和实现，构建高可靠性、高可用性、高可扩展性的体系结构，满足日趋复杂的业务需求； 4、参与产品的开发和维护，完成从需求到设计、开发和上线等整个项目周期内的工作； 5、参与项目为用户提供丰富而有价值的桌面或无线软件产品。

1、结合处理器微架构，深度优化编译系统的中后端，实现代码的高质量编译，构建处理器生态的核心竞争力； 2、负责编译、计算机领域前沿技术的跟踪，处理器体系结构、指令集系统的设计及优化工作，实现处理器的高性能和高能效； 3、研发AI编译器，异构加速引擎等，提供高性能、便捷的AI开发解决方案，降低AI应用的开发门槛。

随着芯片功能日益复杂，芯片功能和性能越来越依赖于底层软件。作为芯片团队的一个重要部分，芯片软件团队致力于在系统层次规范和定义芯片软/硬件接口， 桥接片上模块和设备与上层软件栈，培养和构建芯片生态环境。 你将了解到CPU如何从第一条指令开始，如何通过BIOS一步步引导操作系统，你也将了解到如何将主流深度学习框架，如Tensorflow, 移植到阿里自研的芯片平台，并带来数量级的性能提升。在这里，你将了解到所有你想了解的芯片细节。 同时，参与主流开源模块的移植和开发，如UEFI/Linux/Tensorflow/RISC-V，影响并引领开源模块的发展方向。

我们正在寻找充满激情、具备技术前瞻性的应届毕业生，加入我们致力于构建智能化研发基础设施的团队。作为AI赋能的DevOps开发工程师，你将参与下一代智能化CI/CD平台与自动化运维系统的开发与优化，融合人工智能技术，推动软件研发流程的自动化、可观测性与自愈能力全面提升。 你将参与： 1. 构建智能CI/CD流水线：与研发团队紧密协作，设计并开发高可用、可扩展的持续集成与持续交付平台；探索将机器学习应用于构建失败预测、测试用例智能推荐、资源调度优化等场景，提升研发效率与交付质量。 2. 开发智能化自动化运维工具：使用Python、Go等语言开发自动化脚本与工具，实现基础设施即代码（IaC）；结合AI技术，探索日志异常检测、自动化根因分析等AIOps能力，实现系统运维的智能决策与响应。 3. 打造智能监控与自愈系统：参与构建覆盖全链路的监控体系，集成Prometheus、Grafana、ELK等技术栈；引入时序预测模型与异常检测算法（如LSTM、Isolation Forest等），实现性能瓶颈预警、故障自动诊断与部分场景的自愈响应。 4. 推动DevOps与MLOps融合实践：参与机器学习模型的训练流水线（ML Pipeline）与模型部署（Model Serving）基础设施建设，探索模型版本管理、A/B测试、监控与回滚机制，助力AI能力高效落地。

随着芯片功能日益复杂，芯片功能和性能越来越依赖于底层软件。作为芯片团队的一个重要部分，芯片软件团队致力于在系统层次规范和定义芯片软/硬件接口， 桥接片上模块和设备与上层软件栈，培养和构建芯片生态环境。 你将了解到CPU如何从第一条指令开始，如何通过BIOS一步步引导操作系统，你也将了解到如何将主流深度学习框架，如Tensorflow, 移植到阿里自研的芯片平台，并带来数量级的性能提升。在这里，你将了解到所有你想了解的芯片细节。 同时，参与主流开源模块的移植和开发，如UEFI/Linux/Tensorflow/RISC-V，影响并引领开源模块的发展方向。

1. 参与设计和实现AI芯片上的推理引擎SDK，包括代码生成、图优化、算子实现/优化以及系统运行时的方面。 2. 参与设计和实现AI芯片上的大语言模型推理框架。进行功能实现和性能优化。

在这里，你将直面全球最具挑战性的AI计算问题，开发高性能计算加速算法，深入参与从算法到硬件的全栈优化，打造世界一流的AI加速引擎。 你还将深入探索生成式AI、大语言模型等前沿应用场景，开发并优化真正适配硬件特性的高效算法。 你将与多个团队紧密协作，参与并推动AI软硬件协同生态的演进方向。 你将有机会携手优秀的硬件架构和硬件设计团队，进行极致的 AI 算法模型性能优化，并有机会参与和讨论新一代芯片的架构设计。 加入我们，你将体验简单、可依赖的团队文化，以及求真务实、追求极致的工程师文化，并给你提供广阔的施展天地。

在这里，你将主导主流开源深度学习框架在芯片上的移植与适配工作，深入分析并解决功能、性能与精度层面的技术难题。 你将通过对各类深度学习算法在芯片上的端到端验证，为芯片架构设计与AI软件栈优化提供高质量参考实现。 你还将持续开展模型、框架及生态的竞品分析，挖掘技术差异与优势，构建芯片的核心竞争力，并为客户提供高效的问题响应机制与定制化解决方案。 加入我们，你将体验简单、可依赖的团队文化，以及求真务实、追求极致的工程师文化，并给你提供广阔的施展天地。

你将深度参与芯片的前沿架构设计、性能优化及功耗管理，定义下一代芯片的架构蓝图。具体职责包括但不限于： 1. 架构设计与创新 1) 参与芯片的架构设计，涵盖流水线结构、异构计算模块及微架构优化等内容，定义下一代高性能处理器的技术路线。 2) 针对不同工作负载及通用业务场景，分析业务痛点，设计兼顾性能与能效的芯片架构方案。 2. 性能与功耗优化体系构建 1) 开发端到端的芯片全栈仿真模型（如 Qemu/GEM5），完成架构与微架构的性能、功耗指标评估与迭代。 2) 构建性能分析工具链，定位系统瓶颈并提出软硬件协同优化方案。 3. 前沿技术探索 1) 跟踪芯片领域的前沿技术（如 Chiplet、存算一体、动态功耗管理），通过建模与实验验证新技术可行性，推动架构创新。

半导体技术领域中的”芯片ATE测试“，泛指芯片的自动化测试，涉及测试模组研发，芯片测试系统开发，自动化测试程序设计，自动化装备与配件开发等多学科交叉领域，主要是为芯片量产提供方案，解决从设计到工程量产过程中的挑战性问题： 1、根据芯片规格和测试覆盖率需求， 制定业界竞争力的高质量自动化测试方案和策略； 2、基于芯片设计、封装、应用特点，通过开展测试方法学研究（电路可测性设计、高频大带宽故障诊断方法设计等）、测试模组/仪表设计开发、系统装备开发（自动化测试软&硬件工具、自动化工具、热/力/压接研究）、DOE验证设计（电性，热，结构和机械应力）等工作，解决芯片测试面临的挑战性问题，确保芯片量产制造的质量； 3、负责CP探针卡&FT Loadboard、Socket、Changekit、ATC等测试硬件设计和测试程序开发，依据项目进度需求发布符合质量要求的程序版本； 4、参与芯片从设计到回片测试交付，以及OSAT导入的全流程活动，负责跨领域测试项目集成、问题故障界定、技术能力建设等工作。

具体职责包括但不限于： 1、计算芯片的架构, 微架构和流水线设计, 包括SOC, 高性能计算和处理器模块和异构计算； 2、分析业务软件的性能特征，在系统和仿真环境中分析性能瓶颈，以帮助芯片架构的设计决策； 3、开发和维护性能分析工具，实现数据分析和可视化扩展； 4、参与SOC组件的性能建模，和设计团队一起优化芯片的性能，功耗和面积； 5、开发性能测试用例，测试系统的微架构特征和设计参数； 6、进行系统软件（linux kernel/虚拟化/编译器等）分析以及业务软件分析，定义芯片架构。

1、设计模拟 IP 的子模块 Ex. DDR5, HBM3, 芯片互连 IP, PCIe5/6 等 IP 的子模块电路； 2、PLL, DLL, CDR, CTLE, DFE 等电路设计； 3、设计电源管理相关 IP. Ex. DC2DC (Buck 更佳）, LDO, 电源起始电路等； 4、设计模数转换电路(ADC) 给不同的应用场景. Ex. 电压感测器，温度感测器等； 5、根据项目需求设计 BGR, 运算放大器等，相关的模拟电路。

具体职责包括但不限于： 1、负责芯片级、封装级、系统级的信号/电源完整性、电磁兼容性能的分析、设计和验证工作； 2、解决芯片设计和应用中的信号传输、电源噪声、辐射等相关问题； 3、为芯片、封装、系统提供SI/PI/EMI电磁完整性解决方案。

1、按照产品功能需求，制定详细硬件方案并完成原理图的设计与评审； 2、与Layout/散热/结构工程师一起进行PCB设计规则和硬件结构规格的确定并检查； 3、根据产品设计规格，编写测试计划和设计测试方案，完成样机的测试与调试； 4、对硬件相关的故障进行定位并解决。

1、使用Verilog & System Verilog编写芯片RTL代码； 2、搭建测试平台，产生测试向量验证芯片Function和Performance； 3、使用综合工具产生网表，优化时序/面积，并参与分析后端布局布线的结果； 4、使用Power分析工具优化芯片功耗； 5、开发自动化流程提高芯片设计效率。

1、为芯片产品开发定制具备行业竞争力的高质量封装解决方案 2、基于芯片应用场景，结合芯片封装方案，开展Floorplan, Bump Matrix, Pinmap,Interposer, Subtrate的评估以及设计工作 3、从设计、验证、NPI到量产，端到端评估封装方案设计与制程工艺的匹配度，保证芯片封装方案的量产可制造性； 4、与Foundry、OSAT、研究机构开展交流合作，保持封装技术能力同步 5、参与行业调研，参与先进封装技术的开发，为支撑芯片产品发展提供有竞争力的封装解决方案

负责工艺器件的测试，数据分析和整理工作，Model QA以及Model的定制开发和优化，并能够和供应商合作针对特定产品提出定制化的建议和解决方案，具体职责如下： 1.Model TK 设计, 版图实现，测试，数据分析和整理 2.Model 评估，分析和比较 3.Model 定制开发，QA和比较

负责模块或全芯片的物理实现，从RTL(或网表）到最终 GDSII的交付。 职责包括但不限于： 构建完整的floorplan，包括pin assignment, partition, power grid等。 制定并验证高性能低功耗时钟网络结构。执行布局和布线到收敛以满足时序，面积和功耗约束。 生成并实施 ECO 以修复timing, noise, EMIR, 以及DRC/LVS违规问题。 参与建立 CAD 和物理设计方法，协助芯片集成的流程开发。