RTL 设计 / 验证工程实习生

关于这个实习岗位 加入英特尔（Intel），成为 RTL 设计或验证工程实习生，参与推动前沿硅芯片技术创新的核心工作。作为英特尔充满活力、跨团队协作工程团队的一员，你将参与 芯片功能逻辑的设计或验证，确保其实现与架构规格保持一致。 你将加入 英特尔 AI accelerator SOC工程团队, 有机会从 架构规格出发进行 RTL 设计实现，并使用业界领先的技术和方法，构建完善的 验证计划、测试平台和验证环境。你将与架构、设计和验证团队紧密合作，从规格到 RTL，再到严格验证，完整参与芯片前端流程，对英特尔的技术路线图产生实际影响，同时为你在 芯片设计与验证方向 的职业发展打下坚实基础。 你将参与的工作 本岗位同时覆盖 RTL 设计方向 与 RTL 验证方向，具体参与内容将根据团队需求和个人背景匹配。 RTL 设计相关 ● 基于架构规格和功能需求，设计并实现 RTL 功能模块 ● 使用 Verilog / SystemVerilog 编写可综合的 RTL 代码，开发复杂数字电路与 IP 模块 ● 与架构团队紧密协作，深入理解设计需求，并转化为高效、可实现的 RTL 方案 ● 在满足功能与时序要求的前提下，对设计进行 功耗、性能和面积（PPA）优化 ● 参与设计评审，遵循并推动 RTL 编码规范和工程最佳实践 RTL 验证相关 ● 制定并执行完整的 RTL 验证计划，覆盖设计功能与边界场景 ● 使用 SystemVerilog 和 UVM 方法学 搭建健壮的测试平台和验证环境 ● 通过 仿真、仿真加速（Emulation）及形式验证 等手段验证设计正确性并达成覆盖率目标 ● 定位和分析设计问题，进行 问题根因分析（Root Cause Analysis） 并推动修复 ● 与设计团队协作，解决功能及时序相关问题 我们希望你具备 基本要求（欢迎在读学生投递） ● 本科或硕士在读，专业包括（但不限于）：计算机工程 / 电子工程 / 计算机科学 / 相关理工科专业 ● 熟练使用 SystemVerilog / Verilog，可用于 RTL 设计及验证 ● 掌握数字电路基础知识，包括 逻辑设计、有限状态机（FSM）、计算机体系结构 ● 理解 RTL 设计基本原则，如可综合编码、时序收敛与设计优化 ● 了解 OVM / UVM、约束随机验证 等主流验证方法学 ● 熟悉主流 EDA 工具（如 VCS、Synopsys、Cadence、Mentor Graphics）的基本使用 ● 了解硬件验证流程及测试环境的构建思路 不要求你样样精通，但希望你具备扎实基础 + 清晰兴趣方向 + 主动学习能力 实习时间要求（请在投递前确认） ● 实习周期不少于 6 个月 ● 每周至少到岗 4 天（线下办公） 该岗位需要持续参与项目与团队协作，无法满足时间要求的同学请谨慎投递。 加分项（非必须，但非常加分） ● 同时具备 前端 RTL 设计与验证流程 经验，从规格到硅验证有整体认知 ● 了解高级验证技术，如 形式验证、断言验证（Assertion-based Verification）、覆盖率驱动验证 ● 理解综合与时序分析相关概念，并能用于 RTL 优化 ● 熟悉脚本语言（如 Python / Perl / TCL），用于自动化或工具集成 ● 使用过 版本控制系统（Git、Perforce），具备团队协作开发经验 ● 了解并接触过常见总线或协议（如 PCIe、AXI、AHB、USB、DDR）及其实现或验证 ● 具备较强的问题分析能力和工程细节意识 ● 能在 设计与验证跨团队协作 的环境中高效沟通 ● 对芯片设计与验证领域充满热情，愿意持续深耕 ● 乐于拥抱 AI 工具，并将 真实 AI 应用 融入日常设计与验证工作流程 你将获得的成长 ● 深度参与 真实芯片项目的 RTL 设计与验证流程 ● 系统理解从 架构 → RTL → 验证 → 优化 的完整前端开发链路 ● 与经验丰富的英特尔工程师合作，获得实战型指导 ● 为未来从事 RTL 设计、Design Verification、芯片架构或硬件研发 打下坚实基础

关于这个实习岗位 加入英特尔（Intel），成为 RTL 设计或验证工程实习生，参与推动前沿硅芯片技术创新的核心工作。作为英特尔充满活力、跨团队协作工程团队的一员，你将参与 芯片功能逻辑的设计或验证，确保其实现与架构规格保持一致。 你将加入 英特尔 AI accelerator SOC工程团队, 有机会从 架构规格出发进行 RTL 设计实现，并使用业界领先的技术和方法，构建完善的 验证计划、测试平台和验证环境。你将与架构、设计和验证团队紧密合作，从规格到 RTL，再到严格验证，完整参与芯片前端流程，对英特尔的技术路线图产生实际影响，同时为你在 芯片设计与验证方向 的职业发展打下坚实基础。 ________________________________________ 你将参与的工作 本岗位同时覆盖 RTL 设计方向 与 RTL 验证方向，具体参与内容将根据团队需求和个人背景匹配。 RTL 设计相关 • 基于架构规格和功能需求，设计并实现 RTL 功能模块 • 使用 Verilog / SystemVerilog 编写可综合的 RTL 代码，开发复杂数字电路与 IP 模块 • 与架构团队紧密协作，深入理解设计需求，并转化为高效、可实现的 RTL 方案 • 在满足功能与时序要求的前提下，对设计进行 功耗、性能和面积（PPA）优化 • 参与设计评审，遵循并推动 RTL 编码规范和工程最佳实践 RTL 验证相关 • 制定并执行完整的 RTL 验证计划，覆盖设计功能与边界场景 • 使用 SystemVerilog 和 UVM 方法学 搭建健壮的测试平台和验证环境 • 通过 仿真、仿真加速（Emulation）及形式验证 等手段验证设计正确性并达成覆盖率目标 • 定位和分析设计问题，进行 问题根因分析（Root Cause Analysis） 并推动修复 • 与设计团队协作，解决功能及时序相关问题 ________________________________________ 我们希望你具备 基本要求（欢迎在读学生投递） • 本科或硕士在读，专业包括（但不限于）：计算机工程 / 电子工程 / 计算机科学 / 相关理工科专业 • 熟练使用 SystemVerilog / Verilog，可用于 RTL 设计及验证 • 掌握数字电路基础知识，包括 逻辑设计、有限状态机（FSM）、计算机体系结构 • 理解 RTL 设计基本原则，如可综合编码、时序收敛与设计优化 • 了解 OVM / UVM、约束随机验证 等主流验证方法学 • 熟悉主流 EDA 工具（如 VCS、Synopsys、Cadence、Mentor Graphics）的基本使用 • 了解硬件验证流程及测试环境的构建思路 不要求你样样精通，但希望你具备扎实基础 + 清晰兴趣方向 + 主动学习能力 ________________________________________ 实习时间要求（请在投递前确认） • 实习周期不少于 6 个月 • 每周至少到岗 4 天（线下办公） 该岗位需要持续参与项目与团队协作，无法满足时间要求的同学请谨慎投递。 ________________________________________ 加分项（非必须，但非常加分） • 同时具备 前端 RTL 设计与验证流程 经验，从规格到硅验证有整体认知 • 了解高级验证技术，如 形式验证、断言验证（Assertion-based Verification）、覆盖率驱动验证 • 理解综合与时序分析相关概念，并能用于 RTL 优化 • 熟悉脚本语言（如 Python / Perl / TCL），用于自动化或工具集成 • 使用过 版本控制系统（Git、Perforce），具备团队协作开发经验 • 了解并接触过常见总线或协议（如 PCIe、AXI、AHB、USB、DDR）及其实现或验证 • 具备较强的问题分析能力和工程细节意识 • 能在 设计与验证跨团队协作 的环境中高效沟通 • 对芯片设计与验证领域充满热情，愿意持续深耕 • 乐于拥抱 AI 工具，并将 真实 AI 应用 融入日常设计与验证工作流程 ________________________________________ 你将获得的成长 • 深度参与 真实芯片项目的 RTL 设计与验证流程 • 系统理解从 架构 → RTL → 验证 → 优化 的完整前端开发链路 • 与经验丰富的英特尔工程师合作，获得实战型指导 • 为未来从事 RTL 设计、Design Verification、芯片架构或硬件研发 打下坚实基础