投递时间:2025年8月1日-2025年12月31日

岗位职责
1. 根据工艺正确准备环境数据; 2. Floorplan,数字自动布局布线; 3. 静态时序分析; 4. 物理验证DRC,LVS,ANT; 5. 功耗分析; 6. 根据实际需求进行一些数据评估。
岗位要求
1. 熟悉数字集成电路后端设计verilog到GDS流程和方法; 2. 熟悉数字物理验证DRC LVS ANT等方法; 3. 熟悉静态时序分析方法; 4. 熟悉TCL或perl语言; 5. 熟悉数字后端的主流EDA工具使用,DC、ICC、innovus、PT等,有使用经验更优; 6. 硕士及以上,电子类、集成电路、物理等相关专业。
牛客安全提示:如发现虚假招聘、广告,或以任何名义索要证件、费用,或诱导异地入职、参与培训等均属违法行为,发现请 立即举报
思特威电子科技
芯片
已上市
上海 深圳
查看其他 29 个职位