投递时间:2025年8月1日-2025年12月31日

岗位职责
1. 定义和设计模块结构并编写design spec及test plan; 2. 使用verilog编写rtl级代码,并完成仿真验证; 3. 搭建FPGA测试平台进行芯片级测试验证; 4. 进行数字模块的芯片综合,时序分析及后仿真; 5. 编写完整的设计和验证报告。
岗位要求
1. 电子类、集成电路、通信、自动化、测控仪器等相关专业优先,硕士及以上学历; 2. 熟悉Linux操作系统和Cadence软件; 3. 熟练掌握Verilog数字电路硬件编程语言; 4. 熟悉整个IC设计流程,熟悉FPGA验证平台; 5. 有数字图像处理经验的优先考虑。
牛客安全提示:如发现虚假招聘、广告,或以任何名义索要证件、费用,或诱导异地入职、参与培训等均属违法行为,发现请 立即举报
思特威电子科技
芯片
已上市
上海 深圳
查看其他 29 个职位