Sr. 数字后端设计工程师

角色和期望：

1.     能够独立完成Block和Chip Top物理实现与设计收敛工作，包括Floorplan, APR,Clocking等；能够独立执行Timing ECO收敛时序；

2.     能够执行RC Extraction、STA、PV、EMIR等设计分析与收敛工作；

3.     具备基本数字逻辑设计与可测性设计概念，能够与FE/DFT设计人员合作，持续优化设计PPA;

4.     熟练掌握主流设计工具使用方法，深入理解物理设计流程，能够参与数字后端设计流程优化；

5.     理解形式化验证、低功耗设计验证概念与方法，能够独立完成模块级或芯片级形式化验证、低功耗验证等工作

人才画像：

1.     具有大型GPGPU芯片FCFP（Full Chip Floorplan）和FCT (Full Chip Timing)经验者优先

2.     具有8年以上后端大规模芯片流片经验者优先；

3.     熟悉tcl/tk、cshell、makefile、perl和python等脚本语言和流程自动化方法；

4.     熟练掌握主流后端设计工具和流程；

5.     具有DFT/DFX基础和Timing/EMIR经验和知识者优先；

6.     熟悉国产后端EDA工具者优先