Sr. SoC中端工程师（Feint）

1. 负责模块级电路的逻辑综合，形式验证；

2. 负责模块级或全芯片级设计的时钟分析、SDC定义，时序报告分析，STA signoff等工作；

3. 负责RTL、NETLIST、SDC质量检查；

4. 负责实现流程中的LEC检查和ECO流程；

5. 负责逻辑综合、形式验证等flow的维护更新和升级；

6. 负责芯片模块综合，网表等相关的流片签核工作;

7. 负责顶层和模块级别的UPF的生成与相关检查;

8. 负责中端相关flow的搭建与维护;

9. 与后端PR团队合作，支持后端layout和时序收敛。

1. 熟练使用业界主流EDA工具，DC/FC/PT/Formality/ICC2/Genus/Tempus/LEC/Innovus等；

2. 熟悉Unix/Linux环境，熟练使用Tcl/Perl/Python脚本编程；

3. 熟悉常用EDA工具（DC, Formality，PrimeTime, Verdi, VCS等）的使用；

4. 熟悉SoC设计综合开发流程；

5. 有先进工艺综合/STA经验优先；

6. 有高速接口IP的综合，时序分析收敛经验优先；

7. 具有良好的沟通能力，认真负责的工作态度，积极主动参与团队合作；

8. 大规模AI/GPU芯片设计经验优先；

9. 本科/硕士学位，8年以上相关工作经验。