Xilinx FPGA AXI4总线（一）AMBA总线知识点

AXI4 具有：

（1）一致性：         所有接口子集都使用相同的传输协议。

（2）全面规范化：  便于客户采用。

（3）标准化：         配套提供标准模型和检查器以供设计人员使用。

（4）接口去耦化：  互连电路与接口之间有去耦机制。

（5）可扩展性：     AXI4 是一种可满足未来需求的开放式标准。

其它优势：

（1）支持存储器映射型和串流型接口;

（2）为通信、视频、嵌入式以及 DSP 功能提供统一化 IP 接口;

（3）简便易用，并具有自动流水线例程化等特性，可帮助用户轻松实现既定性能目标;

1. AXI4

AXI4 协议是 AXI3 的升级，旨在提高多个主系统使用时的互连性能和互连利用率。其包括了如下增强功能：

（1）支持高达 256 个突发长度

（2）服务质量信令

（3）支持多个区域接口

2. AXI4-Lite

AXI4-Lite 是 AXI4 协议的子集，旨在与组件中较小较简单的控制寄存器型接口实现通信。AXI4-Lite 接口主要特性为：

（1）所有处理的突发长度为 1

（2）所有数据存取的大小等同于数据总线宽度

（3）不支持独占访问

3. AXI4-Stream

AXI4-Stream 协议针对主系统向从系统进行单向数据传输，流式数据（比如视频流）。该协议的主要优势包括：

（1）使用相同的共享线集支持单数据流和多数据流；

（2）在同一互连中支持多数据宽度；

（3）FPGA 实现的理想选择。

AXI4-Stream协议为流数据的传输定义了单个通道，与AXI4不同，AXI4-Stream接口可以突发无限数量的数据。

对上述5个独立的通道，每个通道都包含一个信息信号和一个双路的valid、ready握手信号，valid信号表示发出的数据有效，ready信号表示已经准备好。

以上参考：Xilinx官网，AXI中文详解。