想奋斗的布莱克不想打工 level
获赞
0
粉丝
2
关注
4
看过 TA
13
西安电子科技大学
2025
FPGA工程师
IP属地:河南
暂未填写个人简介
私信
关注
题号
题目
提交时间
状态
运行时间
占用内存
使用语言
题解
VL44
根据状态转移写状态机-二段式
2024-10-06
答案正确
< 1ms
0K
Verilog
VL43
根据状态转移写状态机-三段式
2024-10-06
答案正确
< 1ms
0K
Verilog
VL40
占空比50%的奇数分频
2024-09-26
答案正确
< 1ms
0K
Verilog
VL42
无占空比要去的奇数分频
2024-09-26
答案正确
< 1ms
0K
Verilog
VL50
简易秒表
2024-09-26
答案正确
< 1ms
0K
Verilog
VL37
时钟分频(偶数)
2024-09-26
答案正确
< 1ms
0K
Verilog
VL36
状态机-重叠序列检测
2024-09-26
答案正确
< 1ms
0K
Verilog
VL35
状态机-非重叠的序列检测
2024-09-26
答案正确
< 1ms
0K
Verilog
VL34
整数倍数据位宽转换8to16
2024-09-25
答案正确
< 1ms
0K
Verilog
VL33
非整数倍数据位宽转换8to12
2024-09-25
答案正确
< 1ms
0K
Verilog
VL33
非整数倍数据位宽转换8to12
2024-09-25
答案正确
< 1ms
0K
Verilog
VL33
非整数倍数据位宽转换8to12
2024-09-25
答案正确
< 1ms
0K
Verilog
VL32
非整数倍数据位宽转换24to128
2024-09-25
答案正确
< 1ms
0K
Verilog
VL32
非整数倍数据位宽转换24to128
2024-09-25
答案正确
< 1ms
0K
Verilog
VL32
非整数倍数据位宽转换24to128
2024-09-25
答案正确
< 1ms
0K
Verilog
VL32
非整数倍数据位宽转换24to128
2024-09-25
答案正确
< 1ms
0K
Verilog
VL31
数据累加输出
2024-09-07
答案正确
< 1ms
0K
Verilog
VL31
数据累加输出
2024-09-07
答案正确
< 1ms
0K
Verilog
VL31
数据累加输出
2024-09-07
答案正确
< 1ms
0K
Verilog
VL30
数据串转并电路
2024-09-06
答案正确
< 1ms
0K
Verilog

创作者周榜

更多
关注他的用户也关注了:
牛客网
牛客网在线编程
牛客网题解
牛客企业服务