题号 | 题目 | 提交时间 | 状态 | 运行时间 | 占用内存 | 使用语言 | 题解 |
---|
VL31 |
数据累加输出
|
2023-12-25
|
答案正确
| < 1ms | 0K | Verilog | |
VL31 |
数据累加输出
|
2023-12-24
|
答案正确
| < 1ms | 0K | Verilog | |
VL31 |
数据累加输出
|
2023-12-24
|
答案正确
| < 1ms | 0K | Verilog | |
VL34 |
整数倍数据位宽转换8to16
|
2023-12-24
|
答案正确
| < 1ms | 0K | Verilog | |
235497 |
序列发生器
|
2023-12-24
|
答案正确
| < 1ms | 0K | Verilog | |
235515 |
状态机与时钟分频
|
2023-12-24
|
答案正确
| < 1ms | 0K | Verilog | |
234348 |
使用子模块实现三输入数的大小比较
|
2023-12-24
|
答案正确
| < 1ms | 0K | Verilog | |
234348 |
使用子模块实现三输入数的大小比较
|
2023-12-24
|
答案正确
| < 1ms | 0K | Verilog | |
VL28 |
输入序列不连续的序列检测
|
2023-12-06
|
答案正确
| < 1ms | 0K | Verilog | |
VL28 |
输入序列不连续的序列检测
|
2023-12-06
|
答案正确
| < 1ms | 0K | Verilog | |
VL25 |
输入序列连续的序列检测
|
2023-09-15
|
答案正确
| < 1ms | 0K | Verilog | |
235511 |
并串转换
|
2023-09-14
|
答案正确
| < 1ms | 0K | Verilog | |
235511 |
并串转换
|
2023-09-14
|
答案正确
| < 1ms | 0K | Verilog | |
VL30 |
数据串转并电路
|
2023-09-14
|
答案正确
| < 1ms | 0K | Verilog | |
VL30 |
数据串转并电路
|
2023-09-14
|
答案正确
| < 1ms | 0K | Verilog | |
VL30 |
数据串转并电路
|
2023-09-14
|
答案正确
| < 1ms | 0K | Verilog | |
VL31 |
数据累加输出
|
2023-09-06
|
答案正确
| < 1ms | 0K | Verilog | |
VL31 |
数据累加输出
|
2023-09-06
|
答案正确
| < 1ms | 0K | Verilog | |
235525 |
同步FIFO
|
2023-08-22
|
答案正确
| < 1ms | 0K | Verilog | |
235525 |
同步FIFO
|
2023-08-22
|
答案正确
| < 1ms | 0K | Verilog |
创作者周榜
更多
关注他的用户也关注了: