起一个响亮的名字吧z level
获赞
16
粉丝
8
关注
13
看过 TA
239
东南大学
2024
无线通信工程师
IP属地:浙江
暂未填写个人简介
私信
关注
题号
题目
提交时间
状态
运行时间
占用内存
使用语言
题解
VL40
占空比50%的奇数分频
2023-10-17
答案正确
< 1ms
0K
Verilog
VL45
异步FIFO
2023-10-17
答案正确
< 1ms
0K
Verilog
VL45
异步FIFO
2023-10-17
答案正确
< 1ms
0K
Verilog
VL46
同步FIFO
2023-10-17
答案正确
< 1ms
0K
Verilog
VL49
脉冲同步电路
2023-10-15
答案正确
< 1ms
0K
Verilog
VL48
多bit MUX同步器
2023-10-15
答案正确
< 1ms
0K
Verilog
VL47
格雷码计数器
2023-10-15
答案正确
< 1ms
0K
Verilog
VL42
无占空比要去的奇数分频
2023-10-15
答案正确
< 1ms
0K
Verilog
VL41
任意小数分频
2023-10-15
答案正确
< 1ms
0K
Verilog
VL40
占空比50%的奇数分频
2023-10-15
答案正确
< 1ms
0K
Verilog
VL33
非整数倍数据位宽转换8to12
2023-10-14
答案正确
< 1ms
0K
Verilog
VL32
非整数倍数据位宽转换24to128
2023-10-14
答案正确
< 1ms
0K
Verilog
VL32
非整数倍数据位宽转换24to128
2023-10-14
答案正确
< 1ms
0K
Verilog
VL32
非整数倍数据位宽转换24to128
2023-10-14
答案正确
< 1ms
0K
Verilog
VL32
非整数倍数据位宽转换24to128
2023-10-14
答案正确
< 1ms
0K
Verilog
VL32
非整数倍数据位宽转换24to128
2023-10-14
答案正确
< 1ms
0K
Verilog
VL31
数据累加输出
2023-10-14
答案正确
< 1ms
0K
Verilog
VL30
数据串转并电路
2023-10-13
答案正确
< 1ms
0K
Verilog
VL30
数据串转并电路
2023-10-13
答案正确
< 1ms
0K
Verilog
VL30
数据串转并电路
2023-10-13
答案正确
< 1ms
0K
Verilog

创作者周榜

更多
关注他的用户也关注了:
牛客网
牛客网在线编程
牛客网题解
牛客企业服务