回家烤冷面 level
获赞
6
粉丝
2
关注
0
看过 TA
181
厦门大学
2024
数字IC前端设计
IP属地:福建
暂未填写个人简介
私信
关注
题号
题目
提交时间
状态
运行时间
占用内存
使用语言
题解
VL31
数据累加输出
2023-09-08
答案正确
< 1ms
0K
Verilog
VL30
数据串转并电路
2023-09-06
答案正确
< 1ms
0K
Verilog
VL29
信号发生器
2023-09-06
答案正确
< 1ms
0K
Verilog
VL25
输入序列连续的序列检测
2023-09-06
答案正确
< 1ms
0K
Verilog
VL25
输入序列连续的序列检测
2023-09-06
答案正确
< 1ms
0K
Verilog
VL25
输入序列连续的序列检测
2023-09-06
答案正确
< 1ms
0K
Verilog
234351
边沿检测
2023-09-06
答案正确
< 1ms
0K
Verilog
234350
ROM的简单实现
2023-09-06
答案正确
< 1ms
0K
Verilog
234315
根据状态转移表实现时序电路
2023-09-06
答案正确
< 1ms
0K
Verilog
234315
根据状态转移表实现时序电路
2023-09-06
答案正确
< 1ms
0K
Verilog
234315
根据状态转移表实现时序电路
2023-09-06
答案正确
< 1ms
0K
Verilog
234349
使用函数实现数据大小端转换
2023-09-02
答案正确
< 1ms
0K
Verilog
234347
使用generate…for语句简化代码
2023-09-02
答案正确
< 1ms
0K
Verilog
234331
奇偶校验
2023-09-02
答案正确
< 1ms
0K
Verilog
234329
四选一多路器
2023-09-02
答案正确
< 1ms
0K
Verilog
VL18
多位信号xnor
2023-09-02
答案正确
< 1ms
0K
Verilog
VL3
多wire连接
2023-09-02
答案正确
< 1ms
0K
Verilog
VL2
wire连线
2023-09-02
答案正确
< 1ms
0K
Verilog
VL1
输出1
2023-09-02
答案正确
< 1ms
0K
Verilog
235503
任意奇数倍时钟分频
2023-08-01
答案正确
< 1ms
0K
Verilog

创作者周榜

更多
关注他的用户也关注了:
牛客网
牛客网在线编程
牛客网题解
牛客企业服务