题号 | 题目 | 提交时间 | 状态 | 运行时间 | 占用内存 | 使用语言 | 题解 |
---|
VL27 |
不重叠序列检测
|
2023-12-04
|
答案正确
| < 1ms | 0K | Verilog | |
VL26 |
含有无关项的序列检测
|
2023-12-04
|
答案正确
| < 1ms | 0K | Verilog | |
VL25 |
输入序列连续的序列检测
|
2023-12-04
|
答案正确
| < 1ms | 0K | Verilog | |
VL25 |
输入序列连续的序列检测
|
2023-09-15
|
答案正确
| < 1ms | 0K | Verilog | |
235491 |
使用握手信号实现跨时钟域数据传输
|
2023-09-10
|
答案正确
| < 1ms | 0K | Verilog | |
235491 |
使用握手信号实现跨时钟域数据传输
|
2023-09-10
|
答案正确
| < 1ms | 0K | Verilog | |
235499 |
根据RTL图编写Verilog程序
|
2023-09-10
|
答案正确
| < 1ms | 0K | Verilog | |
VL42 |
无占空比要去的奇数分频
|
2023-09-09
|
答案正确
| < 1ms | 0K | Verilog | |
VL40 |
占空比50%的奇数分频
|
2023-09-09
|
答案正确
| < 1ms | 0K | Verilog | |
VL30 |
数据串转并电路
|
2023-08-23
|
答案正确
| < 1ms | 0K | Verilog | |
VL30 |
数据串转并电路
|
2023-08-23
|
答案正确
| < 1ms | 0K | Verilog | |
VL26 |
含有无关项的序列检测
|
2023-08-23
|
答案正确
| < 1ms | 0K | Verilog | |
VL25 |
输入序列连续的序列检测
|
2023-08-23
|
答案正确
| < 1ms | 0K | Verilog | |
234307 |
优先编码器电路①
|
2023-08-12
|
答案正确
| < 1ms | 0K | Verilog | |
234305 |
4位数值比较器电路
|
2023-08-12
|
答案正确
| < 1ms | 0K | Verilog | |
234349 |
使用函数实现数据大小端转换
|
2023-08-10
|
答案正确
| < 1ms | 0K | Verilog | |
234348 |
使用子模块实现三输入数的大小比较
|
2023-08-10
|
答案正确
| < 1ms | 0K | Verilog | |
234347 |
使用generate…for语句简化代码
|
2023-08-10
|
答案正确
| < 1ms | 0K | Verilog | |
234346 |
求两个数的差值
|
2023-08-10
|
答案正确
| < 1ms | 0K | Verilog | |
234333 |
位拆分与运算
|
2023-08-10
|
答案正确
| < 1ms | 0K | Verilog |
创作者周榜
更多
关注他的用户也关注了: