题号 | 题目 | 提交时间 | 状态 | 运行时间 | 占用内存 | 使用语言 | 题解 |
---|
235515 |
状态机与时钟分频
|
2024-10-23
|
答案正确
| < 1ms | 0K | Verilog | |
VL56 |
流水线乘法器
|
2024-10-08
|
答案正确
| < 1ms | 0K | Verilog | |
VL49 |
脉冲同步电路
|
2024-10-03
|
答案正确
| < 1ms | 0K | Verilog | |
VL48 |
多bit MUX同步器
|
2024-10-03
|
答案正确
| < 1ms | 0K | Verilog | |
235515 |
状态机与时钟分频
|
2024-10-03
|
答案正确
| < 1ms | 0K | Verilog | |
235523 |
十六进制计数器
|
2024-10-03
|
答案正确
| < 1ms | 0K | Verilog | |
235503 |
任意奇数倍时钟分频
|
2024-10-03
|
答案正确
| < 1ms | 0K | Verilog | |
VL33 |
非整数倍数据位宽转换8to12
|
2024-10-02
|
答案正确
| < 1ms | 0K | Verilog | |
VL32 |
非整数倍数据位宽转换24to128
|
2024-10-02
|
答案正确
| < 1ms | 0K | Verilog | |
235503 |
任意奇数倍时钟分频
|
2024-09-20
|
答案正确
| < 1ms | 0K | Verilog | |
VL31 |
数据累加输出
|
2024-08-01
|
答案正确
| < 1ms | 0K | Verilog | |
VL30 |
数据串转并电路
|
2024-08-01
|
答案正确
| < 1ms | 0K | Verilog | |
VL30 |
数据串转并电路
|
2024-08-01
|
答案正确
| < 1ms | 0K | Verilog | |
VL30 |
数据串转并电路
|
2024-08-01
|
答案正确
| < 1ms | 0K | Verilog | |
VL29 |
信号发生器
|
2024-08-01
|
答案正确
| < 1ms | 0K | Verilog | |
VL29 |
信号发生器
|
2024-08-01
|
答案正确
| < 1ms | 0K | Verilog | |
VL27 |
不重叠序列检测
|
2024-03-27
|
答案正确
| < 1ms | 0K | Verilog | |
VL27 |
不重叠序列检测
|
2024-03-27
|
答案正确
| < 1ms | 0K | Verilog | |
VL26 |
含有无关项的序列检测
|
2024-03-26
|
答案正确
| < 1ms | 0K | Verilog | |
VL25 |
输入序列连续的序列检测
|
2024-03-26
|
答案正确
| < 1ms | 0K | Verilog |
创作者周榜
更多
关注他的用户也关注了: