JGMson level
获赞
2
粉丝
0
关注
3
看过 TA
16
北京邮电大学
2025
FPGA工程师
IP属地:北京
暂未填写个人简介
私信
关注
题号
题目
提交时间
状态
运行时间
占用内存
使用语言
题解
VL30
数据串转并电路
2024-01-11
答案正确
< 1ms
0K
Verilog
VL30
数据串转并电路
2024-01-11
答案正确
< 1ms
0K
Verilog
VL28
输入序列不连续的序列检测
2024-01-05
答案正确
< 1ms
0K
Verilog
VL28
输入序列不连续的序列检测
2024-01-05
答案正确
< 1ms
0K
Verilog
VL27
不重叠序列检测
2024-01-03
答案正确
< 1ms
0K
Verilog
234309
优先编码器Ⅰ
2023-12-29
答案正确
< 1ms
0K
Verilog
234309
优先编码器Ⅰ
2023-12-29
答案正确
< 1ms
0K
Verilog
234309
优先编码器Ⅰ
2023-12-29
答案正确
< 1ms
0K
Verilog
234309
优先编码器Ⅰ
2023-12-29
答案正确
< 1ms
0K
Verilog
234308
用优先编码器①实现键盘编码电路
2023-12-29
答案正确
< 1ms
0K
Verilog
234308
用优先编码器①实现键盘编码电路
2023-12-29
答案正确
< 1ms
0K
Verilog
234308
用优先编码器①实现键盘编码电路
2023-12-29
答案正确
< 1ms
0K
Verilog
234307
优先编码器电路①
2023-12-29
答案正确
< 1ms
0K
Verilog
234307
优先编码器电路①
2023-12-29
答案正确
< 1ms
0K
Verilog
VL26
含有无关项的序列检测
2023-02-10
答案正确
< 1ms
0K
Verilog
VL26
含有无关项的序列检测
2023-02-10
答案正确
< 1ms
0K
Verilog
VL26
含有无关项的序列检测
2023-02-09
答案正确
< 1ms
0K
Verilog
VL25
输入序列连续的序列检测
2023-02-09
答案正确
< 1ms
0K
Verilog
VL25
输入序列连续的序列检测
2023-02-09
答案正确
< 1ms
0K
Verilog
234351
边沿检测
2023-02-09
答案正确
< 1ms
0K
Verilog

创作者周榜

更多
关注他的用户也关注了:
牛客网
牛客网在线编程
牛客网题解
牛客企业服务