mealy状态机（能用moore还是用moore吧）： `timescale 1ns/1ns module sequence_detect( input clk, input rst_n, input data, output reg match, output reg not_match ); parameter s0=3'd1, s1=3'd2, s2=3'd3, s3=3'd4, s4=3'd5, s5=3'd6, free=3'd7; reg[2:0] cnt, c_state, n_state; reg match1, not_match...