virding level
获赞
56
粉丝
5
关注
2
看过 TA
515
北京邮电大学
2024
FPGA工程师
IP属地:北京
暂未填写个人简介
私信
关注
题号
题目
提交时间
状态
运行时间
占用内存
使用语言
题解
235525
同步FIFO
2023-07-30
答案正确
< 1ms
0K
Verilog
235523
十六进制计数器
2023-07-30
答案正确
< 1ms
0K
Verilog
235517
超前进位加法器
2023-07-30
答案正确
< 1ms
0K
Verilog
235515
状态机与时钟分频
2023-07-30
答案正确
< 1ms
0K
Verilog
235513
时钟切换
2023-07-30
答案正确
< 1ms
0K
Verilog
235513
时钟切换
2023-07-29
答案正确
< 1ms
0K
Verilog
235497
序列发生器
2023-07-29
答案正确
< 1ms
0K
Verilog
235511
并串转换
2023-07-29
答案正确
< 1ms
0K
Verilog
235491
使用握手信号实现跨时钟域数据传输
2023-07-29
答案正确
< 1ms
0K
Verilog
235499
根据RTL图编写Verilog程序
2023-07-28
答案正确
< 1ms
0K
Verilog
235493
异步复位同步释放
2023-07-14
答案正确
< 1ms
0K
Verilog
VL25
输入序列连续的序列检测
2023-07-14
答案正确
< 1ms
0K
Verilog
VL25
输入序列连续的序列检测
2023-07-14
答案正确
< 1ms
0K
Verilog
VL28
输入序列不连续的序列检测
2023-07-14
答案正确
< 1ms
0K
Verilog
VL27
不重叠序列检测
2023-07-14
答案正确
< 1ms
0K
Verilog
VL26
含有无关项的序列检测
2023-07-13
答案正确
< 1ms
0K
Verilog
VL25
输入序列连续的序列检测
2023-07-13
答案正确
< 1ms
0K
Verilog
234351
边沿检测
2023-07-13
答案正确
< 1ms
0K
Verilog
234350
ROM的简单实现
2023-07-13
答案正确
< 1ms
0K
Verilog
234350
ROM的简单实现
2023-07-13
答案正确
< 1ms
0K
Verilog

创作者周榜

更多
关注他的用户也关注了:
牛客网
牛客网在线编程
牛客网题解
牛客企业服务