`timescale 1ns/1ns module lca_4( input [3:0] A_in , input [3:0] B_in , input C_1 , output wire CO , output wire [3:0] S ); wire [4:0] g,p,c; //产生信号，传输信号，内部进位 assign c[0] = C_1; assign p = A_in ^ B_in; assign g = A_in & B_in; assign c[1...