GR201808021415433 level
获赞
4
粉丝
1
关注
5
看过 TA
53
西安电子科技大学
2024
数字IC前端设计
IP属地:陕西
暂未填写个人简介
私信
关注
题号
题目
提交时间
状态
运行时间
占用内存
使用语言
题解
VL30
数据串转并电路
2023-07-15
答案正确
< 1ms
0K
Verilog
VL28
输入序列不连续的序列检测
2023-07-13
答案正确
< 1ms
0K
Verilog
VL28
输入序列不连续的序列检测
2023-07-13
答案正确
< 1ms
0K
Verilog
VL28
输入序列不连续的序列检测
2023-07-13
答案正确
< 1ms
0K
Verilog
VL28
输入序列不连续的序列检测
2023-07-13
答案正确
< 1ms
0K
Verilog
VL51
可置位计数器
2023-07-13
答案正确
< 1ms
0K
Verilog
VL51
可置位计数器
2023-07-13
答案正确
< 1ms
0K
Verilog
VL51
可置位计数器
2023-07-13
答案正确
< 1ms
0K
Verilog
VL51
可置位计数器
2023-07-13
答案正确
< 1ms
0K
Verilog
VL26
含有无关项的序列检测
2023-07-13
答案正确
< 1ms
0K
Verilog
VL25
输入序列连续的序列检测
2023-07-13
答案正确
< 1ms
0K
Verilog
VL27
不重叠序列检测
2023-07-11
答案正确
< 1ms
0K
Verilog
VL27
不重叠序列检测
2023-07-10
答案正确
< 1ms
0K
Verilog
VL26
含有无关项的序列检测
2023-07-10
答案正确
< 1ms
0K
Verilog
VL25
输入序列连续的序列检测
2023-07-10
答案正确
< 1ms
0K
Verilog
234351
边沿检测
2023-07-09
答案正确
< 1ms
0K
Verilog
234350
ROM的简单实现
2023-07-09
答案正确
< 1ms
0K
Verilog
234316
根据状态转移图实现时序电路
2023-07-09
答案正确
< 1ms
0K
Verilog
234316
根据状态转移图实现时序电路
2023-07-09
答案正确
< 1ms
0K
Verilog
234315
根据状态转移表实现时序电路
2023-02-18
答案正确
< 1ms
0K
Verilog

创作者周榜

更多
关注他的用户也关注了:
牛客网
牛客网在线编程
牛客网题解
牛客企业服务