题号 | 题目 | 提交时间 | 状态 | 运行时间 | 占用内存 | 使用语言 | 题解 |
|---|
234347 |
使用generate…for语句简化代码
|
2023-09-08
|
答案正确
| < 1ms | 0K | Verilog | |
VL8 |
逻辑运算
|
2023-09-06
|
答案正确
| < 1ms | 0K | Verilog | |
VL5 |
与门
|
2023-09-06
|
答案正确
| < 1ms | 0K | Verilog | |
VL4 |
反相器
|
2023-09-06
|
答案正确
| < 1ms | 0K | Verilog | |
VL3 |
多wire连接
|
2023-09-06
|
答案正确
| < 1ms | 0K | Verilog | |
VL2 |
wire连线
|
2023-09-06
|
答案正确
| < 1ms | 0K | Verilog | |
VL1 |
输出1
|
2023-09-06
|
答案正确
| < 1ms | 0K | Verilog | |
VL56 |
流水线乘法器
|
2023-08-24
|
答案正确
| < 1ms | 0K | Verilog | |
VL25 |
输入序列连续的序列检测
|
2023-08-24
|
答案正确
| < 1ms | 0K | Verilog | |
VL40 |
占空比50%的奇数分频
|
2023-08-24
|
答案正确
| < 1ms | 0K | Verilog | |
VL54 |
RAM的简单实现
|
2023-07-30
|
答案正确
| < 1ms | 0K | Verilog | |
VL53 |
单端口RAM
|
2023-07-30
|
答案正确
| < 1ms | 0K | Verilog | |
VL40 |
占空比50%的奇数分频
|
2023-07-30
|
答案正确
| < 1ms | 0K | Verilog | |
VL40 |
占空比50%的奇数分频
|
2023-07-30
|
答案正确
| < 1ms | 0K | Verilog | |
VL25 |
输入序列连续的序列检测
|
2023-07-09
|
答案正确
| < 1ms | 0K | Verilog | |
VL25 |
输入序列连续的序列检测
|
2023-07-09
|
答案正确
| < 1ms | 0K | Verilog | |
NP1 |
Hello World!
|
2023-05-01
|
答案正确
| 32ms | 4496K | Python 3 | |
235497 |
序列发生器
|
2023-04-26
|
答案正确
| < 1ms | 0K | Verilog | |
235499 |
根据RTL图编写Verilog程序
|
2023-04-26
|
答案正确
| < 1ms | 0K | Verilog | |
VL40 |
占空比50%的奇数分频
|
2023-04-25
|
答案正确
| < 1ms | 0K | Verilog |
创作者周榜
更多
关注他的用户也关注了: