读书不觉已春深 - 个人主页刷题动态

235527	序列检测器（Moore型）	2024-08-29	答案正确	< 1ms	0K	Verilog	题解
235509	脉冲同步器（快到慢）	2024-08-29	答案正确	< 1ms	0K	Verilog	题解
235507	全加器	2024-08-24	答案正确	< 1ms	0K	Verilog	题解
235523	十六进制计数器	2024-08-12	答案正确	< 1ms	0K	Verilog	题解
235515	状态机与时钟分频	2024-08-12	答案正确	< 1ms	0K	Verilog	题解
235511	并串转换	2024-08-10	答案正确	< 1ms	0K	Verilog	题解
235497	序列发生器	2024-07-31	答案正确	< 1ms	0K	Verilog	题解
235491	使用握手信号实现跨时钟域数据传输	2024-07-30	答案正确	< 1ms	0K	Verilog	题解
234351	边沿检测	2024-07-30	答案正确	< 1ms	0K	Verilog	题解
234350	ROM的简单实现	2024-07-30	答案正确	< 1ms	0K	Verilog	题解
234316	根据状态转移图实现时序电路	2024-07-30	答案正确	< 1ms	0K	Verilog	题解
234315	根据状态转移表实现时序电路	2024-07-30	答案正确	< 1ms	0K	Verilog	题解
234311	实现3-8译码器①	2024-07-30	答案正确	< 1ms	0K	Verilog	题解
234310	使用8线-3线优先编码器Ⅰ实现16线-4线优先编码器	2024-07-30	答案正确	< 1ms	0K	Verilog	题解
234309	优先编码器Ⅰ	2024-07-30	答案正确	< 1ms	0K	Verilog	题解
234308	用优先编码器①实现键盘编码电路	2024-07-30	答案正确	< 1ms	0K	Verilog	题解
234307	优先编码器电路①	2024-07-30	答案正确	< 1ms	0K	Verilog	题解
234307	优先编码器电路①	2024-07-30	答案正确	< 1ms	0K	Verilog	题解
234349	使用函数实现数据大小端转换	2024-07-30	答案正确	< 1ms	0K	Verilog	题解
234348	使用子模块实现三输入数的大小比较	2024-07-30	答案正确	< 1ms	0K	Verilog	题解

创作者周榜

关注他的用户也关注了：