邓佳伦 level
获赞
0
粉丝
0
关注
3
看过 TA
1
武汉工程大学
2024
FPGA工程师
IP属地:湖北
暂未填写个人简介
私信
关注
题号
题目
提交时间
状态
运行时间
占用内存
使用语言
题解
235515
状态机与时钟分频
2024-09-29
答案正确
< 1ms
0K
Verilog
213250
统计文件的行数
2024-09-29
答案正确
12ms
3080K
Bash
235521
自动售卖机
2024-09-06
答案正确
< 1ms
0K
Verilog
235491
使用握手信号实现跨时钟域数据传输
2024-09-06
答案正确
< 1ms
0K
Verilog
235491
使用握手信号实现跨时钟域数据传输
2024-09-06
答案正确
< 1ms
0K
Verilog
235491
使用握手信号实现跨时钟域数据传输
2024-09-06
答案正确
< 1ms
0K
Verilog
VL57
交通灯
2023-10-10
答案正确
< 1ms
0K
Verilog
VL55
Johnson Counter
2023-10-10
答案正确
< 1ms
0K
Verilog
VL47
格雷码计数器
2023-10-10
答案正确
< 1ms
0K
Verilog
VL54
RAM的简单实现
2023-10-10
答案正确
< 1ms
0K
Verilog
VL53
单端口RAM
2023-10-10
答案正确
< 1ms
0K
Verilog
VL49
脉冲同步电路
2023-10-10
答案正确
< 1ms
0K
Verilog
VL48
多bit MUX同步器
2023-10-10
答案正确
< 1ms
0K
Verilog
VL45
异步FIFO
2023-10-10
答案正确
< 1ms
0K
Verilog
VL46
同步FIFO
2023-10-10
答案正确
< 1ms
0K
Verilog
VL40
占空比50%的奇数分频
2023-10-10
答案正确
< 1ms
0K
Verilog
VL34
整数倍数据位宽转换8to16
2023-10-10
答案正确
< 1ms
0K
Verilog
VL32
非整数倍数据位宽转换24to128
2023-10-10
答案正确
< 1ms
0K
Verilog
VL33
非整数倍数据位宽转换8to12
2023-10-10
答案正确
< 1ms
0K
Verilog
VL26
含有无关项的序列检测
2023-10-10
答案正确
< 1ms
0K
Verilog

创作者周榜

更多
关注他的用户也关注了:
牛客网
牛客网在线编程
牛客网题解
牛客企业服务