第一次综合测评挂了，HR说第二次的过了，但审批会比较久，这个话术是不是已经无了的话术

有无佬现身讲下兆易创新内部具体怎么样，有没有需要避雷的点

兆易的MCU硬件意向，地点合肥，长光目前催签三方，想问下有人知道兆易内部怎么样不，薪资待遇如何，会不会裁应届之类的

`timescale 1ns/1ns module signal_generator( input clk, input rst_n, input [1:0] wave_choise, output reg [4:0]wave );     parameter [4:0] CLK_NUM = 5'd19; //-------------wire define------------//    &n...

麻烦有看到的大佬给解答下，为啥红色的分支部分不添加，编译就无法通过，原本的想法是直接这么写    always @ (*)   begin       if(!rst_n)           begin               rise = 1'b0;               down = 1'b0;            end     &nbs...

题很好，就是费脑子  我已经通过这道算法题！ https://www.nowcoder.com/questionTerminal/03b8c5837d7f406797b4a57358057ef7

🤣