题号  | 题目  | 提交时间  | 状态  | 运行时间  | 占用内存  | 使用语言  | 题解  | 
|---|
234350  | 
                ROM的简单实现
              | 
                2024-10-17
              | 
                    答案正确
                  |  < 1ms   |  0K   | Verilog  | |
234316  | 
                根据状态转移图实现时序电路
              | 
                2024-10-17
              | 
                    答案正确
                  |  < 1ms   |  0K   | Verilog  | |
234351  | 
                边沿检测
              | 
                2024-10-17
              | 
                    答案正确
                  |  < 1ms   |  0K   | Verilog  | |
235499  | 
                根据RTL图编写Verilog程序
              | 
                2024-10-17
              | 
                    答案正确
                  |  < 1ms   |  0K   | Verilog  | |
VL55  | 
                Johnson Counter
              | 
                2024-10-17
              | 
                    答案正确
                  |  < 1ms   |  0K   | Verilog  | |
VL54  | 
                RAM的简单实现
              | 
                2024-10-17
              | 
                    答案正确
                  |  < 1ms   |  0K   | Verilog  | |
VL54  | 
                RAM的简单实现
              | 
                2024-10-17
              | 
                    答案正确
                  |  < 1ms   |  0K   | Verilog  | |
VL53  | 
                单端口RAM
              | 
                2024-10-17
              | 
                    答案正确
                  |  < 1ms   |  0K   | Verilog  | |
VL45  | 
                异步FIFO
              | 
                2024-10-17
              | 
                    答案正确
                  |  < 1ms   |  0K   | Verilog  | |
VL45  | 
                异步FIFO
              | 
                2024-10-16
              | 
                    答案正确
                  |  < 1ms   |  0K   | Verilog  | |
235495  | 
                编写乘法器求解算法表达式
              | 
                2024-10-15
              | 
                    答案正确
                  |  < 1ms   |  0K   | Verilog  | |
VL30  | 
                数据串转并电路
              | 
                2024-10-15
              | 
                    答案正确
                  |  < 1ms   |  0K   | Verilog  | |
234349  | 
                使用函数实现数据大小端转换
              | 
                2024-10-15
              | 
                    答案正确
                  |  < 1ms   |  0K   | Verilog  | |
234348  | 
                使用子模块实现三输入数的大小比较
              | 
                2024-10-15
              | 
                    答案正确
                  |  < 1ms   |  0K   | Verilog  | |
234347  | 
                使用generate…for语句简化代码
              | 
                2024-10-15
              | 
                    答案正确
                  |  < 1ms   |  0K   | Verilog  | |
234332  | 
                移位运算与乘法
              | 
                2024-10-15
              | 
                    答案正确
                  |  < 1ms   |  0K   | Verilog  | |
234331  | 
                奇偶校验
              | 
                2024-10-15
              | 
                    答案正确
                  |  < 1ms   |  0K   | Verilog  | |
234347  | 
                使用generate…for语句简化代码
              | 
                2024-10-15
              | 
                    答案正确
                  |  < 1ms   |  0K   | Verilog  | |
234347  | 
                使用generate…for语句简化代码
              | 
                2024-10-15
              | 
                    答案正确
                  |  < 1ms   |  0K   | Verilog  | |
235515  | 
                状态机与时钟分频
              | 
                2024-10-14
              | 
                    答案正确
                  |  < 1ms   |  0K   | Verilog  | 
创作者周榜
更多 
 关注他的用户也关注了: