`timescale 1ns/1ns module ali16( input clk, input rst_n, input d, output reg dout ); reg q1; reg q2; //*************code***********// always@(posedge clk or negedge rst_n) begin  ...
投递烽火通信等公司6个岗位