牛客cycling_T level
获赞
8
粉丝
2
关注
9
看过 TA
56
门头沟学院
2023
数字IC前端设计
IP属地:福建
暂未填写个人简介
私信
关注
题号
题目
提交时间
状态
运行时间
占用内存
使用语言
题解
235521
自动售卖机
2022-08-01
答案正确
< 1ms
0K
Verilog
235491
使用握手信号实现跨时钟域数据传输
2022-08-01
答案正确
< 1ms
0K
Verilog
235491
使用握手信号实现跨时钟域数据传输
2022-07-31
答案正确
< 1ms
0K
Verilog
235499
根据RTL图编写Verilog程序
2022-07-31
答案正确
< 1ms
0K
Verilog
235497
序列发生器
2022-07-28
答案正确
< 1ms
0K
Verilog
235497
序列发生器
2022-07-28
答案正确
< 1ms
0K
Verilog
VL28
输入序列不连续的序列检测
2022-07-14
答案正确
< 1ms
0K
Verilog
VL28
输入序列不连续的序列检测
2022-07-14
答案正确
< 1ms
0K
Verilog
VL28
输入序列不连续的序列检测
2022-07-14
答案正确
< 1ms
0K
Verilog
VL27
不重叠序列检测
2022-07-13
答案正确
< 1ms
0K
Verilog
VL26
含有无关项的序列检测
2022-07-11
答案正确
< 1ms
0K
Verilog
VL26
含有无关项的序列检测
2022-07-11
答案正确
< 1ms
0K
Verilog
VL26
含有无关项的序列检测
2022-07-11
答案正确
< 1ms
0K
Verilog
VL25
输入序列连续的序列检测
2022-07-11
答案正确
< 1ms
0K
Verilog
VL25
输入序列连续的序列检测
2022-07-11
答案正确
< 1ms
0K
Verilog
234351
边沿检测
2022-07-10
答案正确
< 1ms
0K
Verilog
234351
边沿检测
2022-07-10
答案正确
< 1ms
0K
Verilog
234350
ROM的简单实现
2022-07-10
答案正确
< 1ms
0K
Verilog
234316
根据状态转移图实现时序电路
2022-07-10
答案正确
< 1ms
0K
Verilog
234315
根据状态转移表实现时序电路
2022-07-10
答案正确
< 1ms
0K
Verilog

创作者周榜

更多
关注他的用户也关注了:
牛客网
牛客网在线编程
牛客网题解
牛客企业服务