题号 | 题目 | 提交时间 | 状态 | 运行时间 | 占用内存 | 使用语言 | 题解 |
|---|
VL31 |
数据累加输出
|
2022-11-16
|
答案正确
| < 1ms | 0K | Verilog | |
VL54 |
RAM的简单实现
|
2022-11-16
|
答案正确
| < 1ms | 0K | Verilog | |
235493 |
异步复位同步释放
|
2022-09-08
|
答案正确
| < 1ms | 0K | Verilog | |
235505 |
串行进位加法器
|
2022-09-08
|
答案正确
| < 1ms | 0K | Verilog | |
235507 |
全加器
|
2022-09-08
|
答案正确
| < 1ms | 0K | Verilog | |
235507 |
全加器
|
2022-09-07
|
答案正确
| < 1ms | 0K | Verilog | |
235495 |
编写乘法器求解算法表达式
|
2022-09-07
|
答案正确
| < 1ms | 0K | Verilog | |
235511 |
并串转换
|
2022-09-07
|
答案正确
| < 1ms | 0K | Verilog | |
235497 |
序列发生器
|
2022-09-07
|
答案正确
| < 1ms | 0K | Verilog | |
235521 |
自动售卖机
|
2022-09-07
|
答案正确
| < 1ms | 0K | Verilog | |
235491 |
使用握手信号实现跨时钟域数据传输
|
2022-09-07
|
答案正确
| < 1ms | 0K | Verilog | |
235499 |
根据RTL图编写Verilog程序
|
2022-09-07
|
答案正确
| < 1ms | 0K | Verilog | |
VL30 |
数据串转并电路
|
2022-09-06
|
答案正确
| < 1ms | 0K | Verilog | |
VL29 |
信号发生器
|
2022-09-06
|
答案正确
| < 1ms | 0K | Verilog | |
VL28 |
输入序列不连续的序列检测
|
2022-09-05
|
答案正确
| < 1ms | 0K | Verilog | |
VL27 |
不重叠序列检测
|
2022-09-05
|
答案正确
| < 1ms | 0K | Verilog | |
VL27 |
不重叠序列检测
|
2022-09-05
|
答案正确
| < 1ms | 0K | Verilog | |
VL26 |
含有无关项的序列检测
|
2022-09-05
|
答案正确
| < 1ms | 0K | Verilog | |
VL25 |
输入序列连续的序列检测
|
2022-09-04
|
答案正确
| < 1ms | 0K | Verilog | |
234351 |
边沿检测
|
2022-09-04
|
答案正确
| < 1ms | 0K | Verilog |
创作者周榜
更多
关注他的用户也关注了: