题号 | 题目 | 提交时间 | 状态 | 运行时间 | 占用内存 | 使用语言 | 题解 |
|---|
VL27 |
不重叠序列检测
|
2022-08-19
|
答案正确
| < 1ms | 0K | Verilog | |
235519 |
乘法与位运算
|
2022-08-16
|
答案正确
| < 1ms | 0K | Verilog | |
235523 |
十六进制计数器
|
2022-08-16
|
答案正确
| < 1ms | 0K | Verilog | |
235499 |
根据RTL图编写Verilog程序
|
2022-07-08
|
答案正确
| < 1ms | 0K | Verilog | |
235499 |
根据RTL图编写Verilog程序
|
2022-07-08
|
答案正确
| < 1ms | 0K | Verilog | |
VL44 |
根据状态转移写状态机-二段式
|
2022-04-04
|
答案正确
| < 1ms | 0K | Verilog | |
VL40 |
占空比50%的奇数分频
|
2022-03-30
|
答案正确
| < 1ms | 0K | Verilog | |
VL37 |
时钟分频(偶数)
|
2022-03-29
|
答案正确
| < 1ms | 0K | Verilog | |
VL36 |
状态机-重叠序列检测
|
2022-03-29
|
答案正确
| < 1ms | 0K | Verilog | |
VL35 |
状态机-非重叠的序列检测
|
2022-03-28
|
答案正确
| < 1ms | 0K | Verilog | |
VL34 |
整数倍数据位宽转换8to16
|
2022-03-28
|
答案正确
| < 1ms | 0K | Verilog | |
VL33 |
非整数倍数据位宽转换8to12
|
2022-03-28
|
答案正确
| < 1ms | 0K | Verilog | |
VL30 |
数据串转并电路
|
2022-03-11
|
答案正确
| < 1ms | 0K | Verilog | |
VL27 |
不重叠序列检测
|
2022-03-09
|
答案正确
| < 1ms | 0K | Verilog | |
VL27 |
不重叠序列检测
|
2022-03-09
|
答案正确
| < 1ms | 0K | Verilog | |
VL26 |
含有无关项的序列检测
|
2022-03-09
|
答案正确
| < 1ms | 0K | Verilog | |
234347 |
使用generate…for语句简化代码
|
2022-03-09
|
答案正确
| < 1ms | 0K | Verilog | |
234347 |
使用generate…for语句简化代码
|
2022-03-09
|
答案正确
| < 1ms | 0K | Verilog | |
234350 |
ROM的简单实现
|
2022-03-09
|
答案正确
| < 1ms | 0K | Verilog | |
234350 |
ROM的简单实现
|
2022-03-09
|
答案正确
| < 1ms | 0K | Verilog |
创作者周榜
更多
关注他的用户也关注了: