题号 | 题目 | 提交时间 | 状态 | 运行时间 | 占用内存 | 使用语言 | 题解 |
|---|
VL27 |
不重叠序列检测
|
2022-09-01
|
答案正确
| < 1ms | 0K | Verilog | |
235509 |
脉冲同步器(快到慢)
|
2022-07-09
|
答案正确
| < 1ms | 0K | Verilog | |
235525 |
同步FIFO
|
2022-07-09
|
答案正确
| < 1ms | 0K | Verilog | |
235511 |
并串转换
|
2022-07-09
|
答案正确
| < 1ms | 0K | Verilog | |
235497 |
序列发生器
|
2022-07-09
|
答案正确
| < 1ms | 0K | Verilog | |
235491 |
使用握手信号实现跨时钟域数据传输
|
2022-07-09
|
答案正确
| < 1ms | 0K | Verilog | |
235499 |
根据RTL图编写Verilog程序
|
2022-07-09
|
答案正确
| < 1ms | 0K | Verilog | |
VL44 |
根据状态转移写状态机-二段式
|
2022-07-08
|
答案正确
| < 1ms | 0K | Verilog | |
VL43 |
根据状态转移写状态机-三段式
|
2022-07-08
|
答案正确
| < 1ms | 0K | Verilog | |
VL40 |
占空比50%的奇数分频
|
2022-07-08
|
答案正确
| < 1ms | 0K | Verilog | |
VL32 |
非整数倍数据位宽转换24to128
|
2022-07-08
|
答案正确
| < 1ms | 0K | Verilog | |
VL30 |
数据串转并电路
|
2022-04-07
|
答案正确
| < 1ms | 0K | Verilog | |
VL28 |
输入序列不连续的序列检测
|
2022-04-07
|
答案正确
| < 1ms | 0K | Verilog | |
VL27 |
不重叠序列检测
|
2022-04-03
|
答案正确
| < 1ms | 0K | Verilog | |
VL25 |
输入序列连续的序列检测
|
2022-04-01
|
答案正确
| < 1ms | 0K | Verilog | |
234351 |
边沿检测
|
2022-04-01
|
答案正确
| < 1ms | 0K | Verilog | |
234350 |
ROM的简单实现
|
2022-04-01
|
答案正确
| < 1ms | 0K | Verilog | |
234315 |
根据状态转移表实现时序电路
|
2022-04-01
|
答案正确
| < 1ms | 0K | Verilog | |
234307 |
优先编码器电路①
|
2022-03-30
|
答案正确
| < 1ms | 0K | Verilog | |
234306 |
4bit超前进位加法器电路
|
2022-03-30
|
答案正确
| < 1ms | 0K | Verilog |
创作者周榜
更多
关注他的用户也关注了: