`timescale 1ns/1ns //为什么异步复位和同步复位不一样 //异步复位rst没有下降沿，不是也没有初始化吗 module multi_sel( input [7:0]d , input clk, input rst, output reg input_grant, output reg [10:0]out ); //*************code***********// reg [1:0] cnt; reg [7:0] din; always@(posedge clk or negedge rst)begin if(!rst)begin ...