题号 | 题目 | 提交时间 | 状态 | 运行时间 | 占用内存 | 使用语言 | 题解 |
---|
235511 |
并串转换
|
2023-09-25
|
答案正确
| < 1ms | 0K | Verilog | |
235513 |
时钟切换
|
2023-09-25
|
答案正确
| < 1ms | 0K | Verilog | |
235523 |
十六进制计数器
|
2023-09-24
|
答案正确
| < 1ms | 0K | Verilog | |
234316 |
根据状态转移图实现时序电路
|
2023-06-05
|
答案正确
| < 1ms | 0K | Verilog | |
234312 |
使用3-8译码器①实现逻辑函数
|
2023-06-05
|
答案正确
| < 1ms | 0K | Verilog | |
234313 |
用3-8译码器实现全减器
|
2023-06-02
|
答案正确
| < 1ms | 0K | Verilog | |
234315 |
根据状态转移表实现时序电路
|
2023-05-31
|
答案正确
| < 1ms | 0K | Verilog | |
234314 |
数据选择器实现逻辑电路
|
2023-05-31
|
答案正确
| < 1ms | 0K | Verilog | |
VL54 |
RAM的简单实现
|
2023-05-22
|
答案正确
| < 1ms | 0K | Verilog | |
VL53 |
单端口RAM
|
2023-05-22
|
答案正确
| < 1ms | 0K | Verilog | |
VL53 |
单端口RAM
|
2023-05-22
|
答案正确
| < 1ms | 0K | Verilog | |
235499 |
根据RTL图编写Verilog程序
|
2023-04-06
|
答案正确
| < 1ms | 0K | Verilog | |
234348 |
使用子模块实现三输入数的大小比较
|
2023-04-05
|
答案正确
| < 1ms | 0K | Verilog | |
234346 |
求两个数的差值
|
2023-04-05
|
答案正确
| < 1ms | 0K | Verilog | |
234345 |
多功能数据处理器
|
2023-04-05
|
答案正确
| < 1ms | 0K | Verilog | |
234333 |
位拆分与运算
|
2023-04-05
|
答案正确
| < 1ms | 0K | Verilog | |
234332 |
移位运算与乘法
|
2022-12-27
|
答案正确
| < 1ms | 0K | Verilog | |
234331 |
奇偶校验
|
2022-12-27
|
答案正确
| < 1ms | 0K | Verilog | |
234330 |
异步复位的串联T触发器
|
2022-09-26
|
答案正确
| < 1ms | 0K | Verilog | |
234329 |
四选一多路器
|
2022-09-26
|
答案正确
| < 1ms | 0K | Verilog |
创作者周榜
更多
关注他的用户也关注了: